您所在位置：网站首页 > 商业/管理/HR > 管理学资料总线时序.

总线时序.

25页

卖家[上传人]：小**

文档编号：89488932

上传时间：2019-05-25

文档格式：PPT

文档大小：660.50KB

文档加载中……请稍候！
如果长时间未打开，您也可以点击刷新试试。

下载文档到电脑，查找使用更方便

12 金贝

/ 25 举报版权申诉马上下载

文本预览

下载提示

常见问题

1、1,5.5 总线时序,时序（Timing）描述各信号随时间的变化及相互间的因果关系。总线时序描述CPU引脚如何实现总线操作 CPU时序决定系统各部件间的同步和定时,什么是总线操作？,2,5.5.1 基本的总线操作,总线操作是指CPU通过总线对外进行的各种操作 8086的总线操作主要有：存储器及I/O的读操作存储器及I/O的写操作中断响应操作总线请求及响应操作总线空闲指CPU正进行内部操作、不进行对外操作的总线空闲状态Ti,什么是总线周期？,3,8086的总线时序（续）,任何指令的取指都会产生存储器读总线周期，读取的内容是指令代码任何一条以存储单元为源操作数的指令都将引起存储器读总线周期，任何一条以存储单元为目的操作数的指令都将引起存储器写总线周期执行IN指令产生I/O读总线周期，执行OUT指令产生I/O写总线周期 CPU响应可屏蔽中断时产生中断响应总线周期指令 add bx, ax 将产生那些总线周期？,如何实现同步？,4,8088的总线时序（续）,总线操作中的时序同步 CPU总线周期采用同步时序：各部件都以系统时钟信号为基准当相互不能配合时，快速部件（CPU）插

2、入等待状态等待慢速部件（I/O和存储器） CPU与外设接口常采用异步时序，它们通过应答联络信号实现同步操作,5,最小组态的总线时序,本节展开微处理器最基本的 4 种总线周期存储器读总线周期存储器写总线周期 I/O读总线周期 I/O写总线周期,6,存储器写总线周期 P194,T4,T3,T2,T1,ALE,CLK,A19/S6A16/S3,AD15AD0,A7A0,输出数据,A19A16,S6S3,READY,（高电平）,M /IO,WR,7,存储器写总线周期,T1状态输出20位存储器地址A19 A0 ， IO/-M输出低电平，表示存储器操作；ALE输出正脉冲，表示复用总线输出地址 T2状态输出控制信号-WR和数据D7D0 T3和Tw状态检测数据传送是否能够完成 T4状态完成数据传送,8,8088 I/O写总线周期,T4,T3,T2,T1,ALE,CLK,A19/S6A16/S3,A15A8,AD7AD0,A15A8,A7A0,输出数据,0000,S6S3,READY,（高电平）,IO/M,WR,9,8088 I/O写总线周期,T1状态输出16位I/O地址A15A0，IO/-M输出高

3、电平，表示I/O操作；ALE输出正脉冲，表示复用总线输出地址 T2状态输出控制信号-WR和数据D7D0 T3和Tw状态检测数据传送是否能够完成 T4状态完成数据传送,10,8088 存储器读总线周期,T4,T3,T2,T1,ALE,CLK,A19/S6A16/S3,A15A8,AD7AD0,A15A8,A7A0,输入数据,A19A16,S6S3,READY,（高电平）,IO/M,RD,演示,11,8088 存储器读总线周期,T1状态输出20位存储器地址A19A0 ， IO/-M输出低电平，表示存储器操作；ALE输出正脉冲，表示复用总线输出地址 T2状态输出控制信号-RD T3和Tw状态检测数据传送是否能够完成 T4状态前沿读取数据，完成数据传送,12,8088 I/O读总线周期,T4,T3,T2,T1,ALE,CLK,A19/S6A16/S3,A15A8,AD7AD0,A15A8,A7A0,输入数据,S6S3,READY,（高电平）,IO/M,RD,0000,13,8088 I/O读总线周期,T1状态输出16位I/O地址A15A0 ，IO/-M输出高电平，表示I/O操作；ALE输出正脉

4、冲，表示复用总线输出地址 T2状态输出控制信号-RD T3和Tw状态检测数据传送是否能够完成 T4状态前沿读取数据，完成数据传送,14,插入等待状态Tw,同步时序通过插入等待状态，来使速度差别较大的两个部件保持同步在读写总线周期中，判断是否插入Tw 1. 在 T3 的前沿检测READY引脚是否有效 2. 如果READY无效，在 T3 和 T4 之间插入一个等效于 T3 的 Tw ，并在 Tw 前沿继续检测READY引脚是否有效 3. 如果READY有效，执行完该 T 状态，进入 T4状态,演示,15,最大组态下的8088时序,111,110,A15A8,A19A16,S6S3,由8288 产生,ALE,S2S0,CLK,A19/S6A16/S3,A15A8,DEN,写命令,AD7AD0,A7A0,输出数据,DT/R,AMWTC,MWTC,16,最大组态下的读总线时序,111,101,A15A8,A19A16,S6S3,ALE,S2S0,CLK,A19/S6A16/S3,A15A8,DEN,由8288 产生,输入数据,A7A0,AD7AD0,DT/R,MRDC,17,5.6 8086

5、/8088的多处理器系统,除主处理器外，附加若干个特定功能的处理器（如数值处理器）组成多处理器系统。需进行总线的争用及相互通信。最大模式用来实现多处理器系统。 P196图5.11,18,5.7 IBM PC系统组成原理,5.7.1 IBM PC系统的硬件结构 1.支持IBM PC 工作的核心部件 2. IBM PC 的系统板 3.其他芯片 4.扩充槽与扩充板 5.其他零星硬件 5.7.2 IBM PC主机板结构 1. CPU 电路 2. 存储器电路 3. I/O结构电路及总线扩展槽,19,5.7.3 IBM PC/XT机的内存分配,1. RAM 2. ROM 3. 保留区 5.7.4 IBM PC/XT机的I/O接口电路 5.7.5 PC总线,20,第 4 章教学要求,了解8088的两种组态形式；掌握最小组态下的引脚定义、总线形成和总线时序；了解最大组态下的引脚定义、总线形成和总线时序；,21,讨论：什么是分时复用？,分时复用就是一个引脚在不同的时刻具有两个甚至多个作用最常见的总线复用是数据和地址引脚复用总线复用的目的是为了减少对外引脚个数 8088 /8086CPU的数据地址线采用了总线复用方法,22,各种周期的动态演示,23,存储器读20002H35H,24,等待状态,T1 T2 T3 Tw Tw Tw T4,CLK,READY,动态,前沿检测,前沿检测,25,等待状态Tw的插入,

《总线时序.》由会员小**分享，可在线阅读，更多相关《总线时序.》请在金锄头文库上搜索。

点击阅读更多内容

TA的资源