基于51单片机-简易存储示波器的设计

1、基于51单片机 简易存储示波器的设计,Dailywindy 2010 07,毕业设计内容提要,绪论 总体方案论证 电路设计（硬件电路设计） 软件设计 调试与分析 结束语 致 谢,绪论,随着科技高速发展，模拟示波器的功能不能满足人们的要求，数字存储示波器以其可以存储波形，稳定的输出，方便观察波形，操作简单等特点代替了模拟示波器。 本次设计的简易数字存储示波器，以80C51为核心，由信号采集、数据处理、波形显示，控制面板等功能模块组成。整个系统分成A/D转换部分、D/A转换部分、波形存储部分、键盘输入控制四大部分组成。 此存储示波器即具有一般示波器实时采样实时显示的功能，又可以对某段波形进行即时存储和连续回放显示。输出波形可以在示波器输出显示。具体设计原理以及过程在下面章节中详细说明。,总体方案论证,这次设计可以采用多种方案，下面给出两种常用的方案，并且选择出适合任务要求的方案： 方案一:FPGA/CPLD或带有IP核的FPGA/CPLD方式。 方案二：单片机方式。,方案一：FPGA/CPLD或带有IP核的FPGA/CPLD方式,即用FPGA/CPLD完成采集，存储，显示及A/D，D/A等

2、功能，由IP核实现人机交互及信号测量分析等功能。其优点在于系统结构紧凑，可以实现复杂测量与控制，操作方便；缺点是此方案由纯硬件实现，设计复杂，系统庞大，调试过程繁琐。,方案二：单片机方式,即使用单片机，A/D转换器，D/A转换器以及存储器等组成系统。对输入信号用外接触发电路产生触发信号，通过A/D转换将模拟信号转换成数字信号，再通过单片机将数据锁存至外部RAM，然后由单片机控制将数据送至D/A输出。它的优点是系统规模小，有一定的灵活性，但是不适宜于观察高速信号或者复杂信号。,单片机方式原理框图,电路设计（硬件电路设计）,硬件电路存储控制芯片的设计 外围电路A/D模块设计 外围电路D/A模块设计 外围电路键盘输入模块设计,硬件电路存储控制芯片的设计,存储器的位宽根据 A/D转换器的位宽来选取，对于该课题选用8位的RAM。而控制芯片是选用单片机里的80C51来实现对整个系统的控制。 80C51单片机主要组成 80C51的引脚 80C51的内部结构,80C51单片机主要组成,(1) CPU系统：8位CPU，含布尔处理器、时钟电路以及总线控制逻辑。 (2) 存储器系统：4K字节的程序存储器（R

3、OMEPROMFLASH，可外扩至64K）、128字节的数据存储器（RAM，可再外扩64K）以及特殊功能寄存器SFR。 (3) I/O口和其它功能单元：4个并行I/O口；2个16位定时计数器、1个全双工异步串行口以及中断系统（5个中断源，2个优先级）。,80C51的引脚,本课题使用的是P89V51RB2FN芯片，其总线引脚图为：,80C51的内部结构,80C51单片机由微处理器（含运算器和控制器）、存储器、I/O接口以及特殊功能寄存器SFR等构成。 80C51的微处理器 80C51的片内存储器 80C51的I/O口及功能单元 80C51的特殊功能寄存器(SFR),80C51的内部结构-微处理器,80C51单片机的微处理器是一个8位的高性能中央处理器（CPU）它主要由运算器和控制器两部分构成。它的作用是读入并分析每条指令，根据各指令的功能控制单片机的各功能部件执行指定的运算或操作。,80C51的内部结构-片内存储器,80C51单片机的片内存储器设计成程序存储器和数据存储器两个独立的空间。基本型单片机片内程序存储器容量为4KB，地址范围是0000H0FFFH。 基本型单片机片内数据存储器均

4、为128字节，地址范围是00H7FH，存放运算的中间结果，暂存数据和数据缓冲。这128字节的低32个单元用作工作寄存器，32个单元分成4组，每组8个单元。在20H2FH共16个单元是位寻址区，位地址的范围是00H7FH,然后是80个单元的通用数据缓冲区。 增强型片内数据存储器为256字节，地址范围是00HFFH,低128字节的配置情况与基本型单片机相同。高128字节为一般RAM，仅能采用寄存器见解寻址方式访问（而与该地址范围重叠的SFR空间采用直接寻址方式访问）。,80C51的内部结构-I/O口及功能单元,80C51有4个8位的并行口，即P0P3它们均为双向口，每个口各有8条I/O线；一个全双工的串行口（利用P3的两个引脚，P3.0和P3.1）；2个16位的定时计数器（增强型单片机有3个定时计数器）以及一套完善的中断系统。,80C51的内部结构-特殊功能寄存器(SFR),80C51单片机内部有SP，DPTP，PCON，IE，IP等21个特殊功能积储器单元，它们同内部RAM的128个字节同意编址，地址范围是80HFFH这些SFR中用到了80HFFH中21个字节单元，且这些单元是离散分布的

5、。增强性单片机的SFR有26个字节单元，所增加的5个单元均与定时计数器有关。,外围电路A/D模块设计,A/D转换器的原理 A/D转换器的主要技术指标 A/D转换芯片的选取 ADC0809芯片,A/D模块-转换器的原理,将连续变化的模拟量转换成数字量的器件称为模/数转换器(ADC)。 按其转换原理课分为：逐次逼近（比较）式、双重积分式、量化反馈式和并行式。,A/D模块-转换器的主要技术指标1,(1) 分辨率 分辨率：数字量变化的一个最小量时模拟信号的变化量,定义为满刻度与的比值。分辨率又称精度,通常以数字信号的位数来表示。 量化间隔用下式表示： 其中n为A/D转换器的位数。 ADC通过把采样电压和许多参考电压进行比较来确定采样电压的幅度。构成ADC所用的比较器越多，其电阻链越长，ADC可以识别的电压层次也越多。这个特性称为垂直分辨率，垂直分辨率越高，则示波器上的波形中可以看到的信号细节越小。,A/D模块-转换器的主要技术指标2,(2) 水平分辨率 在数字存储示波器中，水平系统的作用是确保对输入信号采集足够数量的采样值，并且每个采样值取自正确的时刻，数字存储示波器的水平分辨率与存储器的存储

6、深度也即是容量，扫描速度和采样率有关。 存储器用来存储 A/D 转换器输出的数据，存储器的容量决定了可以存储的取样点的数目。一般认为，存储容量越大越好，但是由于存储容量是随着成本而增加的，因此需要在两者中作权衡。 通常数字示波器技术指标是在最大扫描速率下给出的。在给定扫描速度时，随着存储容量的增加，采样率也增加，采样率越高，则信号重建的精度也越高；当给定采样速率的时候，示波器记录时间的时间长度也将呈线性递增，时间长度越长，对时间的观察也就也完整和精细。,A/D模块-转换器的主要技术指标3,(3) 转换速率 转换速率是指完成一次从模拟转换到数字的A/D转换所需的时间的倒数。积分型A/D的转换时间是毫秒级属低速A/D,逐次比较型A/D是微秒级属中速A/D,全并行/串并行型A/D可达到纳秒级。,A/D模块-转换器的主要技术指标4,(4) 实时采样 实时采样是在信号存在期间对其采样采样率必须满足采样定理。对于正弦信号而言，每个周期内应该超过二个采样点才能给出足够的信号细节，同时也要考虑实际因素的影响，按照所采用的信号的恢复方式选取相应的采样点数。实时采样中，A/D 转换器必须以高于最高采样率才

7、能正确地工作，因此 A/D 转换器的转换速率决定最高采样率。,A/D模块-转换器的主要技术指标5,(5) 等效时间取样 要实现高频信号的实时采样，A/D转换器的转换速率必须要高，但采样速率高的 A/D 器件价格较高，对于周期信号可采用等效时间采样方法来实现高频信号的实时采样。 等效时间采样分为：顺序采样和随机重复采样。顺序采样就是对每一个信号周期仅采样一个点，用步进延迟的方法在每一个周期信号中采样信号波形的不同点，从而获取整个波形的采样数据。步进延迟法：每一次采样比上一次采样点的位置延迟某个时间，一般以触发信号作为基准，每触发一次，往后延迟一定的时间。只要精确控制从触发获得采样的时间延迟，就能够准确的恢复出原始信号。对于高频信号可以借助分频的方法恢复出原始信号。顺序采样缺点：所有采样是在触发信号之后，因此不能够提供触发前的信息。采用随机重复采样就可以提供触发前的信息，它既可在触发信号之前采样，也可在触发信号之后采样。采样率与 A/D 转换器的转换速率无关，与取样点有关。,A/D模块-转换器的主要技术指标5,处理过的模拟信号需要经过 A/D 转换器进行量化编码。通常为了防止转换期间信号电

8、压发生变化，在进行 A/D 转换之前要加上采样保持电路。对于A/D转换器参数的选取叶需要考虑多方面的因素，A/D转换器的采样频率取决于待测信号的频率范围，或者简易示波器对扫描速度的要求。而 A/D 转换器的编码位数与垂直分辨率相关。根据两个条件选择合适的A/D转换器芯片。,A/D模块-转换芯片的选取,A/D转换器的选取涉及到以下几个参数，A/D转换器的位宽，A/D转换器转换速率。根据要求，应该根据垂直分辨率来选取位宽，根据扫描速度选采样速率。 垂直分辨率为32级/div，垂直刻度为 8div，那么，要求信号的量化级数: N =328= 256 (式3.5) 因此可以采用8位的A/D，垂直分辨率为8位，用百分数表示为1/2564%。在本次设计中，在进行模拟信号的采样以及数字量化时，选用的是ADC0809,A/D模块-ADC0809芯片1,ADC0809是带有8位A/D转换器、8路多路开关以及微处理机兼容的控制逻辑的CMOS组件。它是逐次逼近式A/D转换器，可以和单片机直接接口。 ADC0809主要性能为： (1) 分辨率为8位。 (2) 精度：ADC0809小于1LSB。 (3) 单+5

9、V供电，模拟输入电压范围为0+5V。 (4) 具有锁存控制的8路输入模拟开关。 (5) 可锁存三态输出，输出与TTL电平兼容。 (6) 功耗为15mW。 (7) 不必进行零点和满度调整。 转换速度取决与芯片外接的时钟频率。时钟频率范围：101280kHz。,A/D模块-ADC0809芯片2,ADC0809主要由四部分组成： 一个8路模拟开关、一个地址锁存与译码器、一个A/D转换器和一个三态输出锁存器组成。 多路开关可选通8个模拟通道， 允许8路模拟量分时输入， 共用A/D转换器进行转换。 三态输出锁器用于 锁存A/D转换完的数字量， 当OE端为高电平时， 才可以从三态输出锁存器取走转换完的数据。,A/D模块-ADC0809芯片3,ADC0809的外围电路连接图 ： ADC0809的数据线、地址线、读/写信号与单片机试验系统板连接，其片选信号来自实验系统板的地址译码器，有效地址范围为F000-F3FFH(PS4)。 RV2为ADC0809的IN-0输入电压调节器。,外围电路D/A模块设计,D/A转换的原理 D/A转换器的主要性能指标 D/A转换器的典型输出连接方式 D/A转换器的选取 DAC0832芯片,D/A模块-转换的原理,D/A转换器的基本功能，是将数字量转换成对应的模拟量输出。 数/模转换器（DAC）是一种把数字信号转换为模拟信号的器件。数字量是二进制代码的位组合，每一位数字代码都有一定的“权”，并对应一定大小的模拟量。为了将数字量转换成模拟量，应将数字量的每一位都转换成响应的模拟量，然后对其求和即可以得到与该数字量成正比的模拟量。 D/A转换器的具体电路有多种形式，其中解码网络是普通采用的形式，解码网络的主要形式有2种，二进制权电阻网络和T型电阻网络。,D/A模块-转换器的主要性能指标1,(1) 分辨率： 分辨率是D/A转换器的对输入量变化敏感程度的描述，指输入数字量的最低有效位（LSB）发生变化时，所对应的输出模拟量（常为电压）的变化量。它反映了输出模拟量的最小变化值。 对于线性D/A转换器来说，其分辨率与输入数字量输出的位数呈现下列关系： (式3.6) 分辨率与输入数字量的位数有确定的关系，可以表示成FS/2。FS即为满量程输入值，n位二进制位数，对于5V的满量程，采用8位的DAC时，分辨率为5V

《基于51单片机-简易存储示波器的设计》由会员F****n分享，可在线阅读，更多相关《基于51单片机-简易存储示波器的设计》请在金锄头文库上搜索。