emc工程實踐

1、EMC工程實踐,吳磊,電磁兼容知識講座,電磁兼容標准介紹,電磁兼容知識講座,EMC認証 EMC標准組織 EMC的各種標准,電磁兼容知識講座,歐盟：EMC89/336/EEC 美國：FCC 中國 : CCC,電磁兼容知識講座,國際電工技朮委員會 （IEC） 國際無線電干擾特別委員會（CISPR） 國際電信聯盟 （ITU） 歐洲電信標准協會 （ETSL) 歐洲電工標准化委員會 (CENELEC) 美國國家標准委員會 (ANSL) 跨國電氣電子工程師學會電磁兼容專業學會 （ IEEE EMC-S),電磁兼容知識,EMC標准體系表,基礎發射標准,基礎標准,基礎抗擾度標准,通用發射標准,通用標准,通用抗擾度標准,B類 環境,A類 環境,產品類標准,A類 環境,B類 環境,電磁兼容知識講座,EMC 試驗,電磁兼容知識講座,靜電放電抗擾性試驗 射頻電磁場輻射抗擾性試驗 電快速瞬變脈沖群抗擾性試驗 雷擊浪涌抗擾性試驗 射頻場感應的傳導騷擾抗擾度 電壓暫降，短時中斷和電壓變化抗擾性實驗 信息技朮設備的無線電干擾限值和測量方法,電磁兼容知識講座,静电放电抗扰性试验,试验目的 模拟操作人员或物体在接触设备时

2、放电及人或物体对临近物体的放电，以考察被试设备抵抗静电放电干扰能力。前者属于导体直接耦合，属于直接放电影响。后者属于空间辐射耦合，属于间接放电影响。,電磁兼容知識講座,射频电磁场辐射抗扰性试验,试验目的 评定电子设备或系统受到电磁辐射骚扰时的性能,電磁兼容知識講座,电快速瞬变脉冲群抗扰性试验,试验目的 评估通讯和电子设备的供电电源端口，信号和控制端口在受到重复的快速瞬变脉冲群干扰时的性能，验证通讯和电子设备对来自操作暂态过程（如开断感性负荷，继电器触头弹跳等）中的各种类型瞬变扰动的抗扰性。,電磁兼容知識講座,雷击浪涌抗扰性试验,试验目的 评价被测设备遭受电力线路和互联线路上大能量骚扰的性能。此试验一般用来模拟被测设备在不同环境下遇到的间接雷击，或者开关切换中所造成的电压和电流浪涌。,電磁兼容知識講座,射频场感应的传导骚扰抗扰度,试验目的 评估通信和电子设备的供电电源端口，信号和控制端口在受到射频电磁场感应的传导骚扰信号干扰时的性能,電磁兼容知識講座,电压暂降，短时中断和电压变化抗扰性试验,试验目的 模拟由于供电电网，变电设备发生故障或负荷突然发生大的变动或负荷连续变化时引起的电压瞬时跌

3、落和短时中断，测试被测设备对上述情况的抗扰性。,電磁兼容知識講座,ESD方面的相关问题,電磁兼容知識講座,环境空气的相对温度对ESD影响,相对湿度（RH）对表面积累电荷的性能产生直接影响。相对湿度越高，零部件储存电荷的时间就越短，表面电荷减小（因为相对湿度增加）的方式可通过复合或传导，当相对湿度增加，空气的电导率也随之增加。但即使是在100%相对湿度时，电荷泄放速率的增加也不能取代适当的ESD控制操作规程。,電磁兼容知識講座,相对温度的百分比是需控制在某一特定值,在空气逐渐干燥时（相对温度的百分比减小），产生静电的能力变化是确定且明显的。在相对湿度10%（很干燥的空气）时，在地毯上行走时，就能产生35kV的电荷，但在相对湿度55%时将锐减至7.5kV。工作环境的相对湿度的最佳范围在25%50%。一些清洁场所一般要求相对湿度在50%，由于存在对腐蚀和湿度的影响较敏感的器件，其他环境需要较低的相对湿度。在最佳湿度范围检验设备及ESD抑制产品，有些ESD抑制产品是与湿度有关的。,電磁兼容知識講座,电子元件防静电损伤措施,ESD损伤的两种方式,電磁兼容知識講座,如果一个元件的两个针脚或更多针脚

4、之间的电压超过元件介质的击穿强度，就会对元件造成损坏。这是MOS器件出现故障最主要的原因。氧化层越薄，则元件对静电放电的敏感性也越大。故障通常表现为元件本身对电源有一定阻值的短路现象。对于双极性元件，损坏一般发生在薄氧化层隔开的已进行金属喷镀的有源半导体区域，因此会产生泄漏严重的路径。,電磁兼容知識講座,另一种故障是由于节点的温度超过半导体硅的熔点（1415）时所引起的。静电放电脉冲的能量可以产生局部地方发热，因此出现这种机理的故障。即使电压低于介质的击穿电压，也会发生这种故障。一个典型的例子是，NPN型三极管发射极与基极间的击穿会使电流增益急剧降低。,電磁兼容知識講座,注意 器件受到静电放电的影响后，也可能不立即出现功能性的损坏。这些受到潜在损坏的元件通常被称为“跛脚”，一旦加以使用，将会对以后发生的静电放电或传导性瞬态表现出更大的敏感性。 要密切注意元件在不易察觉的放电电压下发生的损坏，这一点非常重要。人体有感觉的静电放电电压在3000 5000V之间，然而，元件发生损坏时的电压仅几百伏。,電磁兼容知識講座,CMOS集成芯片在经受严重静电放电的泄电冲击后，其可靠性会降级吗？ 如果泄

5、电的路径包括CMOS器件输入（针可焊点）端之一时，那么剧烈的静电放电将会使CMOS单元电路产生不稳定现象。这会使相关元件的寿命缩短且会产生间歇的故障。你可以切开有故障的元件封装，并将其放在高倍显微镜或扫描电子显微镜下，你就可看到已损坏的区域。,電磁兼容知識講座,ESD实例分析,PS-5261-6F,電磁兼容知識講座,電磁兼容知識講座,所打死的芯片,電磁兼容知識講座,测试条件及故障原因,测试条件: AIR:+/-8KV,DISCHANGE 900 TIMES INTERVAL 1 SCE. OUTPUT LOAD: 12/V12A,5V/14A,3.3V/9A, - 12v/0.5A 5VS/2A(FULL LOAD) 开CASE发现IC200(料号:126841/32-ML480026;厂商:FAIRC),在ESD测试中空气放电+/-8KV时被高压打死.(11脚对地短路)为进一步确认此ISSUE.DQE于8月20日下午在产线抽取2PCS进行测试有1PCS FAIL.更换IC后测试OK.,電磁兼容知識講座,IC200 的波形,電磁兼容知識講座,圖 F0000 PIN 11 GOOD,電磁

6、兼容知識講座,圖 F0001 PIN 11 GOOD,PIN13 GOOD,電磁兼容知識講座,圖 F0002 PIN 11 NG,電磁兼容知識講座,圖 F0003 PIN 11 NG,電磁兼容知識講座,圖 F0004 PIN 13 -8KV 有 負 的 突破,電磁兼容知識講座,圖 F0005 PIN 11 NG,電磁兼容知識講座,圖 F0006 PIN 13 +8KV有正的突波25V累計几次才有,電磁兼容知識講座,圖 F0007 PIN 13 +8KV有正的突波37V累計几次才有,電磁兼容知識講座,IC200的相关验证测试,電磁兼容知識講座,Observation : 1. The device revealed desoldered leads and no package anomaly on external visual inspection. 2. X-ray showed no wires anomaly. Besides conformal coating appeared on the device (see photo 1, 2). 3. The device was

7、 baked at 125C for 1 hour. Electrical failure was remain unchanged. 4. The device was proceeded to acid decapsulation using acid HNO3 only. Internal visual inspection observed the failure pin 4 was electrically overstressed with fused metal at the protection circuitry (see photo 3, 4).,電磁兼容知識講座,Discussion :,The device failed from electrical overstress due to excessive current induced and hence caused the electrical failure.,電磁兼容知識講座,X-ray image showing no wires anomaly.,photo1,電磁兼容知識講座,X-ray ima

8、ge with arrows pointing to the conformal coating on the unit.,photo2,電磁兼容知識講座,Circle indicate the electrical overstress region at pin 4 protection circuitry upon acid descapped.,photo3,電磁兼容知識講座,Closer view of the electrical overstress region with fused metal upon acid decapped.,photo4,電磁兼容知識講座,1. External visual inspection revealed the unit was desoldered leads and no package anomaly. 2. X-ray analysis observed con-coat formation covered the die and no wires anomaly (see photo 1). 3. The unit wa

9、s then decapped using acid mixture HNO3:H2SO4. No anomaly was found at failing pins upon acid decapsulation. 4. Liquid crystal was done on the unit. Hot spot was isolated at pin 11 internal circuitry (see photo 2). 5. The unit was then further stripped back until polysilicon layer removal. Several voltage spikes due to electrical overstress was found at the hot spot area (see photos 3-5).,Observation :,電磁兼容知識講座,The unit failed from electrical overstress due to excessive voltage transient and hence caused the short failed upon pin-to-pin curve trace.,Discussion :,電磁兼容知識講座,X-ray image showing the con-coat formation covered the die.,電磁兼容知識講座,Rectangle indicate the location of hot spot upon liquid crystal analysis.,電磁兼容知識講座,A photo showing the fused metal at the hot spot region upon metal 2 and Ti-W etch.,電磁兼容知識講座,A photo showing the fused metal at the hot spot region upon metal 1 etch.,電磁兼容知識講座,Arrows pointing to several voltage spikes at the hot spot regio

《emc工程實踐》由会员xh****66分享，可在线阅读，更多相关《emc工程實踐》请在金锄头文库上搜索。