常用电平介绍与相互转换

1、 1 / 17 常用电平介绍以及相互之间的转换方案 常用电平介绍以及相互之间的转换方案 现在常用的电平有 TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485， LVDS、 GTL、PGTL、CML、HSTL、SSTL 等，这里将对这些电平的特点，使用方法及相互转换方法来学习和讨 论。 1.1. Single-end 电平标准 Single-end 电平标准 常用的单端电平有 TTL, 3.3VLVTTL, 2.5VLVTTL, CMOS, 3.3VLVCMOS, 2.5VLVCMOS， SSTL, 它它 们的电气参数如附表： 電平名稱 Voh Vol Vih Vil Vcc TTL 2.4 0.4 2.0 0.8 5 2.5VLVTTL 2.0 0.2 1.7 0.7 2.5 3.3VVLVTTL 2.4 0.4 2.0 0.8 3.3 CMOS 4.44 0.5 3.5 1.5 5 2.5VLVCMOS 2 0.1 1.7 0.7 2.5 3.3VLVCMOS 2.4 0.5 2.0 0.8 3.3 SSTL 1.82 0.68 1.4

2、3 1.07 2.5 TTL：TTL：Transistor-Transistor Logic 三极管结构 因为 2.4V 与 5V 之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功耗，还 会影响速度。所以后来就把一部分“砍”掉了。也就是后面的 LVTTL。 LVTTL 又分 3.3V、2.5V 以及更低电压的 LVTTL(Low Voltage TTL)。 TTL 使用注意：TTL 电平一般过冲都会比较严重，可能在始端串 22 欧或 33 欧电阻； TTL 电平输 入脚悬空时是内部认为是高电平。要下拉的话应用 1k 以下电阻下拉。TTL 输出不能驱动 CMOS 输入。 另外，I/O 為 OC 門時，由於只能吸收大電流而不能向外部提供電流，需要外部上拉或者外部電 源。 CMOS：CMOS：Complementary Metal Oxide Semiconductor PMOS+NMOS 2 / 17 . 相对 TTL 有了更大的噪声容限， 输入阻抗远大于 TTL 输入阻抗。 对应 3.3V LVTTL， 出现了 LVCMOS， 可以与 3.3V 的 LVTTL 直接相互驱

3、动。 CMOS 使用注意：CMOS 结构内部寄生有可控硅结构，当输入或输入管脚高于 VCC 一定值(比如一些 芯片是 0.7V)时，电流足够大的话，可能引起闩锁效应，导致芯片的烧毁。 ( 1 ) CMOS 电路时电压控制器件，它的输入总抗很大，对干扰信号的捕捉能力很强 ( 2 )输入端接低内组的信号源时，要在输入端和信号源之间要串联限流电阻，使输入的电流限制在 1 m A 之内。 ( 3 )当接长信号传输线时，在 CMOS 电路端接匹配电阻。 ( 4 )当输入端接大电容时，应该在输入端和电容间接保护电阻。电阻值为 R = V 0 / 1 m A . V 0 是 外界电容上的电压。 ( 5 )CMOS 的输入电流超过 1 m A ，就有可能烧坏 CMOS。 T T L 和 CMOS 电路比较： T T L 和 CMOS 电路比较： 1 、T T L 电路是电流控制器件，而 CMOS 电路是电压控制器件。 2 、T T L 电路的速度快，传输延迟时间短( 5 - 1 0 n s ) ，但是功耗大。 CMOS 电路的速度慢，传输延迟时间长( 2 5 - - 5 0 n s ) , 但功耗低。

4、 CMOS 电路本身的功耗与输入信号的脉冲频率有关，频率越高，芯片集越热，这是正常现象。 3 、CMOS 电路的锁定效应： CMOS 电路由于输入太大的电流，内部的电流急剧增大，除非切断电源，电流一直在增大。这种 效应就是锁定效应。 当产生锁定效应时， CMOS 的内部电流能达到 4 0 m A 以上,很容易烧毁芯片。 SSTL:SSTL: STUB SERIES TERMINATED LOGIC 短截线串联端接逻辑 3 / 17 SSTL 是专门针对高速内存接口的标准，目前有 SSTL_3(3.3V,DDR), SSTL-2(2.5V,DDR), SSTL-18(1.8V，DDR2）, SSTL-15(1.5V,DDR3)几种 Adobe Acrobat 7.0 Document RS232 RS232 : :异步传输标准接口(全双工) RS-232C 逻辑电平定义： 逻辑 1(MARK)=-3V-15V 逻辑 0(SPACE)=+3+15V RS-232-C 总线标准设有 25 条信号线，包括一个主通道和一个辅助通道。 在多数情况下主要使用主通道，对于一般双工通信，仅需几条信号线就

5、可实现，如一条发送线、 一条接收线及一条地线。 RS-232-C 标准规定的数据传输速率为 50、75、100、150、300、600、1200、2400、4800、9600、 19200、38400 波特。 RS-232-C 标准规定，驱动器允许有 2500pF 的电容负载，通信距离将受此电容限制，例如，采用 150pF/m 的通信电缆时，最大通信距离为 15m；若每米电缆的电容量减小，通信距离可以增加。传输 距离短的另一原因是 RS-232 属单端信号传送，存在共地噪声和不能抑制共模干扰等问题，因此一般 用于 20m 以内的 RS485RS485 : :异步传输标准接口(半双工) 1. RS-485 的电气特性：逻辑“1”以两线间的电压差为+(26)V 表示；逻辑“0”以两线间的电压 差为-(26)V 表示。 接口信号电平比 RS-232-C 降低了， 就不易损坏接口电路的芯片， 且该电平与 TTL 电平兼容，可方便与 TTL 电路连接。 2. RS-485 的数据最高传输速率为 10Mbps 。 3. RS-485 接口是采用平衡驱动器和差分接收器的组合，抗共模干扰能力增强，即抗

6、噪声干扰性 好。 4. RS-485 最大的通信距离约为 1219m，最大传输速率为 10Mb/S，传输速率与传输距离成反比， 在 100Kb/S 的传输速率下， 才可以达到最大的通信距离， 如果需传输更长的距离， 需要加 485 中继器。 RS-485 总线一般最大支持 32 个节点，如果使用特制的 485 芯片，可以达到 128 个或者 256 个节点， 最大的可以支持到 400 个节点。 2.2. Differential pair 电平标准 Differential pair 电平标准 常用的差分电平标准有 PECL(Positive Emitter-Coupled Logic） 、LVDS(Low-Voltage Differential Signals)、CML(Current Mode Logic), 它们的特点对比如下表： LVDS PECL CML 总线结构 点对点 多分支 多点 点对点 多分支 多点 点对点 功率消耗 低 高 中 传输速率 DC-2Gbps DC-10Gbps DC-10Gbps 耦合方式 DC DC 或 AC DC 或 AC 4 / 17 2.1

7、LVDS2.1 LVDS：Low Voltage Differential Signal 即低电压差分信号，LVDS 接口又称 RS644 总线接口，是 20 世纪 90 年代才出现的一种数据传 输和接口技术。 LVDS 的典型工作原理如图 1 所示。最基本的 LVDS 器件就是 LVDS 驱动器和接收器。LVDS 的驱动 器由驱动差分线对的电流源组成，电流通常为 3.5 mA。LVDS 接收器具有很高的输入阻抗，因此驱动 器输出的大部分电流都流过 100 的匹配电阻，并在接收器的输入端产生大约 350 mV 的电压。当驱 动器翻转时，它改变流经电阻的电流方向，因此产生有效的逻辑“1”和逻辑“0”状态。 LVDS 技术在两个标准中被定义：ANSI/TIA/EIA644 (1995 年 11 月通过)和 IEEE P1596.3 (1996 年 3 月通过)。这两个标准中都着重定义了 LVDS 的电特性，包括： 低摆幅（约为 350 mV） 。低电流驱动模式意味着可实现高速传输。ANSI/TIA/EIA644 建议了 655 Mb/s 的最大速率和 1.923 Gb/s 的无失真通道上的

8、理论极限速率。 低压摆幅。恒流源电流驱动，把输出电流限制到约为 3.5 mA 左右，使跳变期间的尖峰干扰最 小，因而产生的功耗非常小。这允许集成电路密度的进一步提高，即提高了 PCB 板的效能，减少了成 本。 具有相对较慢的边缘速率（dV/dt 约为 0.300 V/0.3 ns,即为 1 V/ns）,同时采用差分传输形 式，使其信号噪声和 EMI 都大为减少，同时也具有较强的抗干扰能力。 所以，LVDS 具有高速、超低功耗、低噪声和低成本的优良特性。 LVDS 的应用模式可以有四种形式： 单向点对点（pointtopoint） ，这是典型的应用模式。 双向点对点（pointtopoint） ，能通过一对双绞线实现双向的半双工通信。可以由标准 的 LVDS 的驱动器和接收器构成；但更好的办法是采用总线 LVDS 驱动器，即 BLVDS,这是为总线两端 都接负载而设计的。 多分支形式(multidrop)， 即一个驱动器连接多个接收器。 当有相同的数据要传给多个负载时， 可以采用这种应用形式。 多点结构（multipoint） 。此时多点总线支持多个驱动器，也可以采用 BLVDS 驱动器

9、。它可以 提供双向的半双工通信，但是在任一时刻，只能有一个驱动器工作。因而发送的优先权和总线的仲裁 协议都需要依据不同的应用场合，选用不同的软件协议和硬件方案。 LVDS 技术的应用领域也日渐普遍。 在高速系统内部、 系统背板互连和电缆传输应用中， 驱动器、 接收器、收发器、并串转换器/串并转换器以及其他 LVDS 器件的应用正日益广泛。接口芯片供应商正 推进 LVDS 作为下一代基础设施的基本构造模块，以支持手机基站、中心局交换设备以及网络主机和 计算机、工作站之间的互连。 5 / 17 LDVS 输出结构LDVS 输出结构： 电路输出阻抗为 100ohm LDVS 输入结构 LDVS 输入结构 输入差分阻抗为 100， 为适应共模电压宽范围内的变化， 输入级还包括一个自动电平调整电路， 该电路将共模电压调整为一固定值，该电路后面是一个 SCHMITT 触发器。SCHMITT 触发器为防止不 稳定，设计有一定的回滞特性，SCHIMTT 后级是差分放大器 LDVS 输入输出参数表 LDVS 输入输出参数表 6 / 17 LVDS 使用注意：LVDS 使用注意：频率可以达到 600M 以上，PCB 要求较高，差分线要求严格等长，差最好不超过 10mil(0.25mm)。100 欧电阻离接收端距离不能超过 500mil，最好控制在 300mil 以内。 2.2 ECL 电平 2.2 ECL 电平 ECL(EmitterCoupled Logic)即射极耦合逻辑，是带有射随输出结构的典型输入输出接口电路， 如图 2 所示。 ECL 电路的最大特点是其基本门电路工作在非饱和状态，因此 ECL 又称为非饱和性逻辑。也正因为如 此，ECL 电路的最大优点是具有相当高的速度。这种电路的平均延迟时间可达几个 ns 数量级甚至更 少。传统的 ECL 以 VCC 为零电压，VEE 为-5.2 V 电源，VOH=VCC-0.9 V=-0.9 V，VOL=VCC-1.7 V=-1.7 V，所以 ECL 电路的逻辑摆幅较小（仅约 0.8 V） 。当电路从一种状态过渡到另一种状态时，对寄生电 容的充放电时间将减少，这也是 ECL 电路具有高开关速度的重要原因。另外，ECL 电路是由一个差分 对管和一对射随器组成的， 所以

《常用电平介绍与相互转换》由会员第***分享，可在线阅读，更多相关《常用电平介绍与相互转换》请在金锄头文库上搜索。