电子文档交易市场
安卓APP | ios版本
电子文档交易市场
安卓APP | ios版本

基于流水线adc的sh电路的研究

24页
  • 卖家[上传人]:cjc****537
  • 文档编号:48367452
  • 上传时间:2018-07-14
  • 文档格式:DOC
  • 文档大小:96KB
  • / 24 举报 版权申诉 马上下载
  • 文本预览
  • 下载提示
  • 常见问题
    • 1、微电子学与固体电子学专业优秀论文微电子学与固体电子学专业优秀论文 基于流水线基于流水线 ADCADC 的的 S/HS/H 电路电路的研究的研究关键词:采样保持电路关键词:采样保持电路 时钟馈通时钟馈通 采样开关采样开关 电路设计电路设计摘要:基于高速高精度流水线 ADC 对采样保持电路(S/H)的需求,本文提出了一 种 8bit 50Msps 的采样保持电路设计。对其中的重要模块,包括采样开关、采 样保持放大器、时钟控制电路和电压基准源等进行了详细的讨论和研究。 采 样保持电路中应用了电容底极板采样技术和特殊的时钟控制电路来消除电荷注 入效应对采样精度的影响。在采样开关中应用了虚拟开关技术来消除时钟馈通 效应对采样精度的影响。采用带有采样保持放大器的电路结构有助于改善采样 电路的信噪比和线性度。 整个设计都是基于 CSMC 0.5m 2P3M 混合信号工 艺实现的,包括电路图仿真和版图设计。在版图设计中为了减少器件之间的失 配,应用了共心法,根器件法,虚拟器件法等多种版图的匹配优化技术。 经 仿真分析,放大器的直流增益为 81.35dB;采样开关的建立时间不超过 2ns:开 关的导通电

      2、阻小于 505,关断电阻大于 400G;在达到 8bit 的 LSB/2 精度时, 整个采样保持电路的建立时间为 9.1ns,即达到 50Msps 以上。各项指标在所有 comer 下都已达到设计要求。 参数提取后仿真结果与前仿真结果相近,达到 设计要求。正文内容正文内容基于高速高精度流水线 ADC 对采样保持电路(S/H)的需求,本文提出了一种 8bit 50Msps 的采样保持电路设计。对其中的重要模块,包括采样开关、采样 保持放大器、时钟控制电路和电压基准源等进行了详细的讨论和研究。 采样 保持电路中应用了电容底极板采样技术和特殊的时钟控制电路来消除电荷注入 效应对采样精度的影响。在采样开关中应用了虚拟开关技术来消除时钟馈通效 应对采样精度的影响。采用带有采样保持放大器的电路结构有助于改善采样电 路的信噪比和线性度。 整个设计都是基于 CSMC 0.5m 2P3M 混合信号工艺 实现的,包括电路图仿真和版图设计。在版图设计中为了减少器件之间的失配, 应用了共心法,根器件法,虚拟器件法等多种版图的匹配优化技术。 经仿真 分析,放大器的直流增益为 81.35dB;采样开关的建立时间不

      3、超过 2ns:开关的 导通电阻小于 505,关断电阻大于 400G;在达到 8bit 的 LSB/2 精度时,整 个采样保持电路的建立时间为 9.1ns,即达到 50Msps 以上。各项指标在所有 comer 下都已达到设计要求。 参数提取后仿真结果与前仿真结果相近,达到 设计要求。 基于高速高精度流水线 ADC 对采样保持电路(S/H)的需求,本文提出了一种 8bit 50Msps 的采样保持电路设计。对其中的重要模块,包括采样开关、采样 保持放大器、时钟控制电路和电压基准源等进行了详细的讨论和研究。 采样 保持电路中应用了电容底极板采样技术和特殊的时钟控制电路来消除电荷注入 效应对采样精度的影响。在采样开关中应用了虚拟开关技术来消除时钟馈通效 应对采样精度的影响。采用带有采样保持放大器的电路结构有助于改善采样电 路的信噪比和线性度。 整个设计都是基于 CSMC 0.5m 2P3M 混合信号工艺 实现的,包括电路图仿真和版图设计。在版图设计中为了减少器件之间的失配, 应用了共心法,根器件法,虚拟器件法等多种版图的匹配优化技术。 经仿真 分析,放大器的直流增益为 81.35dB;采样开

      4、关的建立时间不超过 2ns:开关的 导通电阻小于 505,关断电阻大于 400G;在达到 8bit 的 LSB/2 精度时,整 个采样保持电路的建立时间为 9.1ns,即达到 50Msps 以上。各项指标在所有 comer 下都已达到设计要求。 参数提取后仿真结果与前仿真结果相近,达到 设计要求。 基于高速高精度流水线 ADC 对采样保持电路(S/H)的需求,本文提出了一种 8bit 50Msps 的采样保持电路设计。对其中的重要模块,包括采样开关、采样 保持放大器、时钟控制电路和电压基准源等进行了详细的讨论和研究。 采样 保持电路中应用了电容底极板采样技术和特殊的时钟控制电路来消除电荷注入 效应对采样精度的影响。在采样开关中应用了虚拟开关技术来消除时钟馈通效 应对采样精度的影响。采用带有采样保持放大器的电路结构有助于改善采样电 路的信噪比和线性度。 整个设计都是基于 CSMC 0.5m 2P3M 混合信号工艺 实现的,包括电路图仿真和版图设计。在版图设计中为了减少器件之间的失配, 应用了共心法,根器件法,虚拟器件法等多种版图的匹配优化技术。 经仿真 分析,放大器的直流增益为 81.3

      5、5dB;采样开关的建立时间不超过 2ns:开关的 导通电阻小于 505,关断电阻大于 400G;在达到 8bit 的 LSB/2 精度时,整 个采样保持电路的建立时间为 9.1ns,即达到 50Msps 以上。各项指标在所有 comer 下都已达到设计要求。 参数提取后仿真结果与前仿真结果相近,达到 设计要求。基于高速高精度流水线 ADC 对采样保持电路(S/H)的需求,本文提出了一种 8bit 50Msps 的采样保持电路设计。对其中的重要模块,包括采样开关、采样 保持放大器、时钟控制电路和电压基准源等进行了详细的讨论和研究。 采样 保持电路中应用了电容底极板采样技术和特殊的时钟控制电路来消除电荷注入 效应对采样精度的影响。在采样开关中应用了虚拟开关技术来消除时钟馈通效 应对采样精度的影响。采用带有采样保持放大器的电路结构有助于改善采样电 路的信噪比和线性度。 整个设计都是基于 CSMC 0.5m 2P3M 混合信号工艺 实现的,包括电路图仿真和版图设计。在版图设计中为了减少器件之间的失配, 应用了共心法,根器件法,虚拟器件法等多种版图的匹配优化技术。 经仿真 分析,放大器的直流增益

      6、为 81.35dB;采样开关的建立时间不超过 2ns:开关的 导通电阻小于 505,关断电阻大于 400G;在达到 8bit 的 LSB/2 精度时,整 个采样保持电路的建立时间为 9.1ns,即达到 50Msps 以上。各项指标在所有 comer 下都已达到设计要求。 参数提取后仿真结果与前仿真结果相近,达到 设计要求。 基于高速高精度流水线 ADC 对采样保持电路(S/H)的需求,本文提出了一种 8bit 50Msps 的采样保持电路设计。对其中的重要模块,包括采样开关、采样 保持放大器、时钟控制电路和电压基准源等进行了详细的讨论和研究。 采样 保持电路中应用了电容底极板采样技术和特殊的时钟控制电路来消除电荷注入 效应对采样精度的影响。在采样开关中应用了虚拟开关技术来消除时钟馈通效 应对采样精度的影响。采用带有采样保持放大器的电路结构有助于改善采样电 路的信噪比和线性度。 整个设计都是基于 CSMC 0.5m 2P3M 混合信号工艺 实现的,包括电路图仿真和版图设计。在版图设计中为了减少器件之间的失配, 应用了共心法,根器件法,虚拟器件法等多种版图的匹配优化技术。 经仿真 分析,放

      7、大器的直流增益为 81.35dB;采样开关的建立时间不超过 2ns:开关的 导通电阻小于 505,关断电阻大于 400G;在达到 8bit 的 LSB/2 精度时,整 个采样保持电路的建立时间为 9.1ns,即达到 50Msps 以上。各项指标在所有 comer 下都已达到设计要求。 参数提取后仿真结果与前仿真结果相近,达到 设计要求。 基于高速高精度流水线 ADC 对采样保持电路(S/H)的需求,本文提出了一种 8bit 50Msps 的采样保持电路设计。对其中的重要模块,包括采样开关、采样 保持放大器、时钟控制电路和电压基准源等进行了详细的讨论和研究。 采样 保持电路中应用了电容底极板采样技术和特殊的时钟控制电路来消除电荷注入 效应对采样精度的影响。在采样开关中应用了虚拟开关技术来消除时钟馈通效 应对采样精度的影响。采用带有采样保持放大器的电路结构有助于改善采样电 路的信噪比和线性度。 整个设计都是基于 CSMC 0.5m 2P3M 混合信号工艺 实现的,包括电路图仿真和版图设计。在版图设计中为了减少器件之间的失配, 应用了共心法,根器件法,虚拟器件法等多种版图的匹配优化技术。 经

      8、仿真 分析,放大器的直流增益为 81.35dB;采样开关的建立时间不超过 2ns:开关的 导通电阻小于 505,关断电阻大于 400G;在达到 8bit 的 LSB/2 精度时,整 个采样保持电路的建立时间为 9.1ns,即达到 50Msps 以上。各项指标在所有 comer 下都已达到设计要求。 参数提取后仿真结果与前仿真结果相近,达到 设计要求。 基于高速高精度流水线 ADC 对采样保持电路(S/H)的需求,本文提出了一种 8bit 50Msps 的采样保持电路设计。对其中的重要模块,包括采样开关、采样保持放大器、时钟控制电路和电压基准源等进行了详细的讨论和研究。 采样 保持电路中应用了电容底极板采样技术和特殊的时钟控制电路来消除电荷注入 效应对采样精度的影响。在采样开关中应用了虚拟开关技术来消除时钟馈通效 应对采样精度的影响。采用带有采样保持放大器的电路结构有助于改善采样电 路的信噪比和线性度。 整个设计都是基于 CSMC 0.5m 2P3M 混合信号工艺 实现的,包括电路图仿真和版图设计。在版图设计中为了减少器件之间的失配, 应用了共心法,根器件法,虚拟器件法等多种版图的匹配优

      9、化技术。 经仿真 分析,放大器的直流增益为 81.35dB;采样开关的建立时间不超过 2ns:开关的 导通电阻小于 505,关断电阻大于 400G;在达到 8bit 的 LSB/2 精度时,整 个采样保持电路的建立时间为 9.1ns,即达到 50Msps 以上。各项指标在所有 comer 下都已达到设计要求。 参数提取后仿真结果与前仿真结果相近,达到 设计要求。 基于高速高精度流水线 ADC 对采样保持电路(S/H)的需求,本文提出了一种 8bit 50Msps 的采样保持电路设计。对其中的重要模块,包括采样开关、采样 保持放大器、时钟控制电路和电压基准源等进行了详细的讨论和研究。 采样 保持电路中应用了电容底极板采样技术和特殊的时钟控制电路来消除电荷注入 效应对采样精度的影响。在采样开关中应用了虚拟开关技术来消除时钟馈通效 应对采样精度的影响。采用带有采样保持放大器的电路结构有助于改善采样电 路的信噪比和线性度。 整个设计都是基于 CSMC 0.5m 2P3M 混合信号工艺 实现的,包括电路图仿真和版图设计。在版图设计中为了减少器件之间的失配, 应用了共心法,根器件法,虚拟器件法等多种版图的匹配优化技术。 经仿真 分析,放大器的直流增益为 81.35dB;采样开关的建立时间不超过 2ns:开关的 导通电阻小于 505,关断电阻大于 400G;在达到 8bit 的 LSB/2 精度时,整 个采样保持电路的建立时间为 9.1ns,即达到 50Msps 以上。各项指标在所有 comer 下都已达到设计要求。 参数提取后仿真结果与前仿真结果相近,达到 设计要求。 基于高速高精度流水线 ADC 对采样保持电路(S/H)的需求,本文提出了一种 8bit 50Msps 的采样保持电路设计。对其中的重要模块,包括采样开关、采样 保持放大器、时钟控制电路和电压基准源等进行了详细的讨论和研究。 采样 保持电路中应用了电容底极板采样技术和特殊的时钟控制电路来消除电荷注入 效应对采样精度的影响。在采样开关中应用了虚拟开关技术来消除时钟馈通效 应对采样精度的影响。采用带有采样保持

      《基于流水线adc的sh电路的研究》由会员cjc****537分享,可在线阅读,更多相关《基于流水线adc的sh电路的研究》请在金锄头文库上搜索。

      点击阅读更多内容
    最新标签
    发车时刻表 长途客运 入党志愿书填写模板精品 庆祝建党101周年多体裁诗歌朗诵素材汇编10篇唯一微庆祝 智能家居系统本科论文 心得感悟 雁楠中学 20230513224122 2022 公安主题党日 部编版四年级第三单元综合性学习课件 机关事务中心2022年全面依法治区工作总结及来年工作安排 入党积极分子自我推荐 世界水日ppt 关于构建更高水平的全民健身公共服务体系的意见 空气单元分析 哈里德课件 2022年乡村振兴驻村工作计划 空气教材分析 五年级下册科学教材分析 退役军人事务局季度工作总结 集装箱房合同 2021年财务报表 2022年继续教育公需课 2022年公需课 2022年日历每月一张 名词性从句在写作中的应用 局域网技术与局域网组建 施工网格 薪资体系 运维实施方案 硫酸安全技术 柔韧训练 既有居住建筑节能改造技术规程 建筑工地疫情防控 大型工程技术风险 磷酸二氢钾 2022年小学三年级语文下册教学总结例文 少儿美术-小花 2022年环保倡议书模板六篇 2022年监理辞职报告精选 2022年畅想未来记叙文精品 企业信息化建设与管理课程实验指导书范本 草房子读后感-第1篇 小数乘整数教学PPT课件人教版五年级数学上册 2022年教师个人工作计划范本-工作计划 国学小名士经典诵读电视大赛观后感诵读经典传承美德 医疗质量管理制度 2 2022年小学体育教师学期工作总结 2022年家长会心得体会集合15篇
    关于金锄头网 - 版权申诉 - 免责声明 - 诚邀英才 - 联系我们
    手机版 | 川公网安备 51140202000112号 | 经营许可证(蜀ICP备13022795号)
    ©2008-2016 by Sichuan Goldhoe Inc. All Rights Reserved.