您所在位置：网站首页 > 办公文档 > 教学/培训用移位寄存器设计一个串行累加器

用移位寄存器设计一个串行累加器

5页

卖家[上传人]：F****n

文档编号：100279229

上传时间：2019-09-23

文档格式：DOC

文档大小：876KB

文档加载中……请稍候！
如果长时间未打开，您也可以点击刷新试试。

下载文档到电脑，查找使用更方便

20 金贝

/ 5 举报版权申诉马上下载

文本预览

下载提示

常见问题

1、设计一个串行累加器一、实验目的1学习中规模双向移位寄存器逻辑功能集成电路的使用方法。2熟悉移位寄存器的应用一一构成串行累加器和环形计数器。二、实验内容及要求用移位寄存器设计一个串行累加器。要求将已分别存于四位移位寄存器Ra和Rb中的两个二进制数A、B按位相加，其和存于移位寄存器Ra中。三、设计过程累加器是由移位寄存器和全加器组成的一种求和电路，它的功能是将本身寄存的数和另一个输入的数相加，并存在累加器中。串行累加器结构框图如图2所示。设开始时，被加数和加数已分别存入累加寄存器和加数寄存器。进位触发器D已被清零。在第一个脉冲到来之前，全加器各输入、输出端的情况为：AnA0，BnB0， Cn-10，SnA0+B0+0S0，CnC0在第一个脉冲到来之后，S0存入累加器和移位寄存器的最高位，C0存入进位触发器D端，且两个移位寄存器中的内容都向右移动一位。全加器各输出为：SnA1+B1+C0S1，CnC1在第二个脉冲到来之后，两个移位寄存器中的内容都又向右移动一位，S1存入累加器和移位寄存器的最高位，原先存入的S0存入次高位，C1存入进位触发器D端，全加器各输出为：SnA2+B2+ C1S2，C

2、nC2。移位寄存器是具有移位功能的寄存器。移位的方向取决于移位控制端S的状态。本实验用的双向移位寄存器74LS194逻辑功能如下表1所示，引脚排列见图1。表174LS194逻辑功能序号输入端输出功能清零控制信号串行时钟CP并行Q0 Q1 Q2 Q3CRS1 S0SRSLD0 D1 D2 D310 0 0 0 0清零21 1(0) Qn0 Qn1 Qn2 Qn3不变3111 A BCDA BCD并行输入410 11 1Qn0 Qn1 Qn2 右移51010 0Qn0 Qn1 Qn2 6110 1 Qn1 Qn2 Qn3 1左移7110 0 Qn1 Qn2 Qn3 08100 Qn0 Qn1 Qn2 Qn3保持图1 74LS194引脚排列图2串行累加器结构框图四、实验用仪器、仪表数字电路实验箱、万用表、74LS194、74LS183、74LS74等五、实验步骤1. 检查导线及器件好坏（即加上电源后，按74LS194、74LS183、74LS74的功能表进行检测）。2. 按上图连接电路。74LS194（A、B ）的D0、 D1、D2、 D3分别接逻辑开关（A0011，B0001，AB0

3、100）检查无误后接通电源。3. 送数：令74LS194（A、B ）的CR1，S1S01，CP输入手动脉冲，用并行送数方法将四位被加数0011和四位加数0001分别送入寄存器和B中。4. 触发器置零：使74LS74的先为低电平，再变为高电平。5. 令CR1，S10，S01，连续输入4个CP脉冲，观察两个寄存器输出状态变化并检查是否正确，如有故障设法排除。6. 保持：令74LS194（A）的CR1，S1S00。7. 送数：令74LS194（B）的CR1，S1S01，CP输入手动脉冲，用并行送数方法将0011送入寄存器B中。8. 触发器置零：使74LS74的先为低电平，再变为高电平。9. 令74LS194（A、B ）的CR1，S10，S01，连续输入4个CP脉冲，观察两个寄存器输出状态变化并检查是否正确，如有故障设法排除。10. 结果无误后记录数据后拆线并整理实验设备。实验数据如下：A寄存器B寄存器CPQ0Q1Q2Q3Q0Q1Q2Q30001100011000100002000000003100000004010000005010000116101000017110100008111000

4、00901110000A寄存器B寄存器S1S0说明CPQ0Q1Q2Q3Q0Q1Q2Q310011000111置数20001000001右移30000000001右移41000000001右移50100000001右移10100001111置数21010000101右移31101000001右移41110000001右移50111000001右移实验证明，实验数据与设计值完全一致。设计正确。六、设计和实验过程的收获与体会。1、设计过程的收获与体会：设计前要确定是用左移还是右移法。因为这关系到最高位的问题。为避免延时的问题，选用的集成块均为升沿触发或均为降沿触发。可用Electronics Workbench进行仿真。以验证设计正确与否。2、实验过程的收获与体会：CC40194的CR、S1、S0端不能悬空；出现故障时，首先检查电源，然后检查CP，CR、S1、S0端的电平状态。如不相符，则可能存在断路现象。如相同，可能存在设计或接线错误，或者可能器件已损坏。实验逻辑电路图最好把集成块的引脚标上，以便接线和检查。 A+BC1111，当相加的数多于4位时，可把几块移位寄存器用级连的方法来扩展，否则寄存器无法寄存完整的和。矮化砧嫁接的苹果树树冠体积小于乔化砧嫁接的苹果树树冠体积，矮化砧苹果树单株产量低于乔化砧苹果树，所以，栽植矮化苹果树必须根据不同的矮化砧木和不同类型的短枝型品种适当加大栽培密度

《用移位寄存器设计一个串行累加器》由会员F****n分享，可在线阅读，更多相关《用移位寄存器设计一个串行累加器》请在金锄头文库上搜索。

点击阅读更多内容

TA的资源