福建师范大学19年8月课程考试《EDA技术 》作业考核试题[离线作业]

EDA技术 教学中心 专业 学号 姓名 成绩 第一题：填空题（每空2分，共30分）1.用EDA技术进行电子系统设计的目标是最终完成 ASIC  的设计与实现。2.目前国际上较大的PLD器件制造公司有 LATTICE莱迪思公司 和 XILINX西林 公司。3.完整的条件语句将产生  组合  电路，不完整的条件语句将产生  时序 电路。4.阻塞性赋值符号为 = ，非阻塞性赋值符号为 <= 。5.可编程器件分为  固定逻辑器件    和  可编程逻辑器件   。6.随着EDA技术的不断完善与成熟，  自顶向下 的设计方法更多的被应用于Verilog HDL设计当中。7.一般把EDA技术的发展分为  CAD 、 CAE 和 EDA 三个阶段。8.当前最流行的并成为IEEE标准的硬件描述语言包括 VHDL语言 和 Verilog HDL语言 。第二题：简答题（每题5分，共20分）1.现代EDA技术的特点有哪些?现代信息技术的最大特点是扩展和延伸了人的信息功能，人类信息的交流和传播在时间和空间上大大缩短。2.FPGA与ASIC在概念上有什么区别?FPGA:即现场可编程门阵列，亮点在于它的可编程性，这个给设计实现带来了很大的方便。也为降低设计成本提供了可行方案，但是速度较之相同工艺的asic要慢。ASIC：即专用集成电路，亮点在于专用，量身定制所以执行速度较快，比同等工艺的FPGA来说即比FPGA快，而且可以节省在FPGA中的一些没有使用的逻辑实现，大规模生产的话成本也会比FPGA低，3.结合自己的使用情况谈谈对EDA工具的认识。EDA工具层出不穷，目前进入我国并具有广泛影响的EDA软件有：multiSIM7（原EWB的最新版本）、PSPICE、OrCAD、PCAD、Protel、Viewlogic、Mentor、Graphics、Synopsys、LSIIogic、Cadence、MicroSim等等。这些工具都有较强的功能，一般可用于几个方面，例如很多软件都可以进行电路设计与仿真，同进还可以进行PCB自动布局布线，可输出多种网表文件与第三方软件接口。SPICE（Simulation Program with Integrated Circuit Emphasis）：是由美国加州大学推出的电路分析仿真软件，是20世纪80年代世界上应用最广的电路设计软件，1998年被定为美国国家标准。1984年，美国MicroSim公司推出了基于SPICE的微机版PSPICE（Personal-SPICE）。现在用得较多的是PSPICE6.2，可以说在同类产品中，它是功能最为强大的模拟和数字电路混合仿真EDA软件，在国内普遍使用。最新推出了PSPICE9.1版本。它可以进行各种各样的电路仿真、激励建立、温度与噪声分析、模拟控制、波形输出、数据输出、并在同一窗口内同时显示模拟与数字的仿真结果。无论对哪种器件哪些电路进行仿真，都可以得到精确的仿真结果，并可以自行建立元器件及元器件库。4.Verilog HDL支持哪几种描述方式，各有什么特点?答：支持结构（Structural）描述，行为（Behavioural）描述，数据流（DataFlow）描述。结构描述是调用电路元件（比如逻辑门，甚至晶体管）来构建电路，行为描述则是通过描述电路的行为特性来设计电路，也可以采用上述方式的混合来描述设计，数据流描述方式主要使用持续赋值语句，多用于描述组合逻辑电路.第三题：程序分析题（每题15分，共30分）1. 详细分析下面程序功能：module Compare8(a,b, larger,equal,less);parameter size=8;inputsize-1:0 a,b;output larger,equal,less; wire larger,equal,less;assign larger=(a>b);assign equal=(a=b);assign less=(a<b);endmoduleda :ctrl_a控制信号可以增加寄存器在控制信号有效的时候，赋值给寄存器保存，同时计数器开始计数，当计数器计数到16时，将寄存器的值给ctrl_b.2. 详细分析下面程序功能：module voter7(pass,vote) ;input 7:1 vote; output pass;reg2:0 sum; integer i; reg pass;always (vote) begin sum=0; for (i=1 ; i<=7 ; i=i+1) if(votei) sum=sum+1;if(sum2) pass=1; else pass=0 ; endendmoduleda :功能：多数表决器输入vote ，7bit数据输入，当有4个以上的位是1时，sum2为1，则通过决议。实际应用中，vote变量相当于7个表决按键连出，当在场的有4个以上的人同意并按键，则表决通过，pass置位。 5第四题：设计题（每题20分，共20分）用Verilog HDL设计一个8位加法器。Da :代码：/ 8位全加器 module add8(sum,cout,b,a,cin); input7:0 a,b; input cin; output7:0 sum; output cout; assign cout,sum=a+b+cin; endmodule