微型计算机原理及接口技术 教学课件 ppt 作者 赵全利 吕建平 邹雪艳 第5章 存储器

5.1 存储器概述 存储器（Memory）是计算机系统中的记忆设备，用来存放程序和数据。 计算机中的全部信息，包括输入的原始数据、计算机程序、中间运行结果和最终运行结果都保存在存储器中，可以通过控制器发出的命令，对存储器进行读写信息。,1. 主存储器基本结构,2.存储系统层次结构 采用内部寄存器组、高速缓存、主存储器和辅助寄存器4级存储结构，以满足各种软件对时、空的需求。 （1）内部寄存器组 位于CPU内部，存取速度和CPU相当，其数量有限，常用来存放最近要用到的程序和数据或者存放运算产生的中间结果。 （2）高速缓冲存储器 高速缓冲存储器位于CPU内部（一级Cache）及CPU与主存储器之间（二级Cache），由高速缓冲存储器和高速存储控制器组成。其存取速度与CPU工作速度相当，但容量远小于主存储器。增加高速缓冲存储器的目的是为了减少对主存储器的访问次数，从而达到提高CPU的执行速度。,（3）主存储器 主存储器简称主存，计算机运行时，CPU需要执行的任何程序及操作的数据必须调入内存。 （4）辅助存储器 辅助存储器简称外存，属于输入/输出外围设备，容量大，但存取速度较慢。,3. 按存储器的性质分类 （1）RAM 随机存取存储器或读/写存储器，信息可以根据需要随时写入或读出。 静态RAM：即SRAM：静态存储器在计算机通电工作时，信息就能被保存，无需刷新，外部电路比较简单。但功耗相对较大。 。动态RAM，即DRAM：动态读写存储器（DRAM），速度快、集成度高、功耗小、价格低等特点，在工作时需要刷新。 （2）ROM 只读存储器，在一般情况下只能读出所存信息，不能重新写入。,ROM根据结构组成可分为以下五种类型： 掩模式ROM：该类芯片通过工厂的掩模制作，己将信息做在芯片当中，出厂后不可更改。 PROM：允许用户进行一次性编程，此后不能进行更改。 可擦除PROM：简称EPROM。一般指可用紫外光擦除的PROM。 电可擦除PROM：简称EEPROM，也称E2PROM。 闪存（Flash memory）：是一种新型的大容量、高速度、电可擦除的可编程只读存储器。芯片允许用户多次编程和擦除。,4.存储容量： 指存储器可容纳的二进制信息数。微机中存储器以字节为基本存储单元，容量常用存储的字节数多少来表示。常用单位有B、KB、MB、GB、TB等。 5 存取速度： 存取速度可以用存取时间或存取周期来描述。存取时间是启动一次存储器操作到完成该操作所需时间； SRAM速度最快，DRAM其次，ROM的速度最慢。,5.2 读写存储器（RAM） RAM全名为随机存取存储器。 RAM通常被作为操作系统或其它正在运行程序的临时存储介质。RAM在断电以后，保存在其上的数据会自动丢失。 1 静态随机存储器RAM 2114 RAM 2114为1K×4bit位的静态随机存储器。,A0A9为地址码输入端； I/O0I/O3为数据输入/输出端； CS为片选端，当CS1时，芯片未选中，此时I/O为高阻态；当0时，2114被选中，这时数据可以从I/O端输入/输出： R/W为读/写控制端，若R/W0则为数据输入，CPU写入数据 ；若R/W1，则为数据输出，供CPU读取。,2 动态存储器MN 4164 该芯片是一个64K×1bit的DRAM芯片。,A0A7为地址输入线； RAS为行地址选通信号线，兼起片选信号作用； CAS为列地址选通信号线； WE为读写控制信号; Di为1位数据输入线； Do为1位数据输出线。 将8片4164并接起来，可以构成64KB的动态存储器，它们的结构如图：,8片MN4164组成的存储器,3 RAM的工作时序 为保证存储器可靠地工作，存储器的地址信号、数据信号和控制信号之间存在一种严格的时间制约关系。 （1）RAM读操作时序 其读出操作过程如下： 将欲读出单元的地址加到存储器的地址输入端； 加入有效的选片信号CS； 读命令有效后，经过延时所选择单元的内容出现在I/O端； 其后选片信号CS无效，I/O端呈高阻态，本次读出过程结束。,5.3 只读存储器（ROM） ROM（Read Only Memory）又称为只读存储器，一般只能读出、不能写入，即使机器掉电，这些数据也不会丢失。ROM一般用于存放计算机的基本程序和数据。 1. 只读存储器EEPROM 是一种电写入、电擦除的只读型存储器。该类型存储器擦除时不需要使用紫外线照射，只需加入10ms、20V左右的电脉冲即可完成擦除操作。 2. 快闪存储器FLASH 快闪存储器（Flash Memory）是新一代EEPROM，它具有EEPROM擦除的快速性，但其结构有所简化，它进一步提高了集成度、可靠性，其体积小、成本低。,5.4 存储器系统设计 利用存储芯片进行存储器系统设计时，主要完成以下工作： 1) 确定存储器的结构 2) 存储器地址分配和译码 3) 存储器同CPU的连接。,1 确定存储器结构 存储器一般按字节编址，以字节为单位对数据进行访问。 （1）位扩展 当存储系统要求的容量与芯片容量相同而位数（字长）不同时，可以对存储器进行位扩展。 如已有2114芯片（1K×4bit），现组成1K×8bit的存储器，可以选用2片2114。 （2）容量扩展 当存储系统要求的字长与芯片相同，而容量不同时，可以对存储芯片进行容量扩展,2. 存储地址分配 在进行存储器地址分配时，通常可按下列步骤进行： 定义系统地址空间： 芯片分组：按照芯片的型号，对它们进行分组； 芯片地址分配：根据芯片的编址单元数目及其在存储系统中的位置，为每个芯片或每组芯片分配地址范围； 划分地址线：地址线可以分为片内地址线和片选地址线两种。 片内地址线根据芯片的编址单元数目，把低位地址线（A0Ai）分配给该芯片，以作为片内寻址。 片选地址线根据芯片在系统中的地址范围，确定剩余的高位地址线（Ai+1An）的有效片选地址。,译码： CPU要对存储单元进行访问，首先要通过译码器选择存储芯片，即进行片选，然后在被选中的芯片中选择所需要访问的存储单元。 在中规模集成电路中译码器有多种型号，使用最广是74LS138译码器，又称三八译码器。 译码控制方法有： (1) 全译码法 (3) 线选法 (2) 部分译码法,3 存储器与微处理器的接口连接 在实际应用中，进行存储器与CPU的连接需要考虑以下几个问题： CPU的总线负载能力； CPU与存储器之间的速度匹配； 存储器地址分配和片选； 控制信号的连接。,与CPU的连接： 地址线：低位地址总线直接与存储芯片的地址引脚相连，将“片选”的高位地址总线送入译码器。 数据线：若一个芯片内的存储单元是8位，则它自身就作为一组，其引脚D0D7可以和系统数据总线D0D7或D8D15直接相连。若需要一组芯片才能组成8位存储单元的结构，则组内不同芯片应与不同的数据总线相连。 控制线：一般有芯片选择线和读/写控制线与CPU连接。,本章小结： 作业： END,