基于Quartus II的CPLD的数字系统设计与实现 教学课件 ppt 作者 王忠林 1_第5章　组合逻辑电路应用

37582Z5,主编,第5章 组合逻辑电路应用,5.1 组合逻辑电路的设计与测试方法 5.2 加法器应用 5.3 比较器应用 5.4 编码器应用 5.5 译码器应用 5.6 数据选择器应用 5.7 竞争冒险,5.1.1 组合逻辑电路的一般设计方法,1.分析设计任务 2.写出逻辑函数表达式 3.选定器件的类型 4.将逻辑函数进行化简或变换 5.画出逻辑电路图,5.1.2 组合逻辑电路的测试方法,1.组合逻辑电路的静态测试 2.组合逻辑电路的动态测试 3.译码显示电路测试,5.2 加法器应用,1.代码转换功能要求 2.设计原理分析 3.设计要求 4.硬件环境 5.建立工程电路 6.编译仿真 7.硬件实现,5.3 比较器应用,1.密码锁原理 2.设计要求 3. 硬件环境 4. 建立工程电路 5. 编译仿真 6.硬件实现,5.4.1 16线、4线优先编码器,1.编码器级联的原理 2.设计要求 3. 硬件环境 4. 建立工程电路 5. 编译仿真 6.硬件实现,5.4.1 医院呼叫灯的控制电路,1.呼叫灯功能要求 2.设计原理分析 3.设计要求 4.硬件环境 5.建立工程电路 6.编译仿真 7.硬件实现,5.5.1 4线、16线二进制译码器,1.译码器级联的原理 2.设计要求 3. 硬件环境 4. 建立工程电路 5. 编译仿真 6.硬件实现,5.5.2 设计一个编码信号显示电路,1.设计原理分析 2.设计要求 3. 硬件环境 4. 建立工程电路 5. 编译仿真 6.硬件实现 7.问题分析,5.6 数据选择器应用,1.数据选择器实现逻辑函数原理 2.设计要求 3. 硬件环境 4. 建立工程电路 5. 编译仿真 6.硬件实现 7.问题分析,5.7 竞争冒险,信号在器件内部通过连线及逻辑单元时，都会有一定的延时。,5.7.1 险象的判断,1.代数法 2.卡诺图法,1.代数法,代数法是根据逻辑电路的结构来判断是否具有产生静态逻辑冒险的条件。,2.卡诺图法,用卡诺图检查电路是否有可能产生险象比代数法更为直观和方便。具体方法是，首先画出函数的卡诺图，并画出函数表达式中各项所对应的圈。,5.7.1 险象的解决方法,1.增加冗余项 2.选通法,1.增加冗余项,当卡诺图中有两个圈相切时，可能会产生冒险。,2.选通法,在电路中增加选通脉冲来避免险象的发生，选通脉冲的极性和加入的位置应根据具体结构而定。,