微机原理与接口 中国通信学会普及与教育工作委员会推荐教材 教学课件 ppt 作者 曾瑄 1_ 第2章 微处理器

第2章 微处理器,21 微处理器概述 211 微处理器性能描述 212 微处理器的典型结构 22 8086/8088微处理器 221 8086的内部结构 222 8086的寄存器 223 8086/8088的引脚特性 224 8086的最小/最大模式 225 8086的内部时序 226 8086的存储器及I/O端口 23 微处理器发展,2.1 微处理器概述,微处理器（Micro Processing Unit），即微型化的中央处理器。中央处理器CPU的英文全称是Central Processing Unit。早期微处理器MPU表示，以区别于大型主机的多芯片CPU。但现在已经不加区分，都用CPU表示。中央处理器，是计算机的头脑，90%以上的数据信息都是由它来完成的。它的工作速度快慢直接影响到整部电脑的运行速度。,返回本节,第一阶段（19711973）：典型的微型机以Intel 4004和Intel 4040为基础。微处理器和存储器采用PMOS工艺，工作速度很慢。微处理器的指令系统不完整；存储器的容量很小，只有几百字节；没有操作系统，只有汇编语言。主要用于工业仪表、过程控制或计算器中。 第二阶段（19741977）：以8位微处理器为基础，典型的微处理器有Intel 8080/8085、Zilog公司的Z80及Motorola公司的6800。微处理器采用高密度MOS（HMOS）工艺，具有较完整的指令系统和较强的功能。存储器容量达64KB，配有荧光屏显示器、键盘、软盘驱动器等设备，构成了独立的台式计算机。配有简单的操作系统（如CP/M）和高级语言,第三阶段（19781981）：以16位和准32位微处理器为基础，如Intel公司的8086、Motorola的68000和Zilog的Z8000。微处理器采用短沟道高性能NMOS工艺。在体系结构方面吸纳了传统小型机甚至大型机的设计思想，如虚拟存储和存储保护。 第四阶段（20世纪80年代）：80年代初，IBM公司推出开放式的IBM PC，这是微型机发展史上的一个重要里程碑。IBM PC采用Intel 80x86（当时为8086/8088、80286、80386）微处理器和Microsoft公司的MS DOS操作系统并公布了IBM PC的总线设计。 第五阶段（20世纪90年代开始）：RISC（精简指令集计算机）技术的问世使微型机的体系结构发生了重大变革。,2.1.1微处理器的性能描述,微处理器是组成计算机系统的核心部件。 它具有运算和控制的功能。 具体地讲， CPU应具有下述基本功能： (1) 进行算术和逻辑运算； (2) 具有接收存储器和I/O接口来的数据和发送数据给存储器和I/O接口的功能； (3) 可以暂存少量数据； (4) 能对指令进行寄存、 译码并执行指令所规定的操作； (5) 能提供整个系统所需的定时和控制信号； (6) 可响应I/O设备发出的中断请求。,2.1.2 微处理器的典型结构,运算器:是在控制器控制下对二进制数进行算术和逻辑运算及信息传送的部件,由累加器,暂存器,算术逻辑单元ALU,标志寄存器等组成. 控制器:由指令寄存器,指令译码器和定时控制电路组成.根据指令译码的结果,按照一定的时序发出相应的控制信号来控制指令的执行. 寄存器阵列:包括一些通用寄存器和专用寄存器,用来暂时存放数据和地址,是微处理器内部的临时存储单元. 在这三个部分之间起连接作用的是CPU的内部总线,它通常包括:数据总线;地址总线;控制总线,2.2 8086/8088微处理器,INTEL8086是1978年推出的高性能16位CPU,它内部结构规模小,采用传统的40引脚的双列直插式封装,能与8087协处理器和8089 I/O处理器组成多处理器系统,大大地提高了数据处理能力和I/O处理能力,同时与8086配套的外围接口芯片十分丰富,使用户在开发应用系统时十分的方便快捷.它的突出特点是: 丰富的指令系统; 多级中断技术; 多重寻址方式; 多重数据处理形式; 分段的存储器结构; 硬件乘除法运算电路; 预取指令队列寄存器.,8086的内部结构图,2.2.1 8086CPU的内部结构,1总线接口部件 (BIU) BIU是根据执行单元EU的请求，完成CPU与存储器或I/O设备之间的数据传送。它是CPU与存储器和I/O设备之间的接口部件,负责对全部引脚的操作,具体任务是负责从内存单元中预取指令暂存在指令队列缓冲器,并负责执行指令中的CPU与内存单元或I/O端口的数据传送. 由下列各部分组成：,（1）4个段地址寄存器； CS16位的代码段寄存器； DS16位的数据段寄存器； ES16位的扩展段寄存器； SS16位的堆栈段寄存器；,（2）16位的指令指针寄存器IP； （3）20位的地址加法器； （4）6字节的指令队列缓冲器。,执行部件的功能就是负责从指令队列取指令并执行，执行部件由下列几个部分组成: （1）4个通用寄存器，即AX、BX、CX、DX； （2）4个专用寄存器：SP，BP，DI，SI； （3）标志寄存器FR； （4）算术逻辑单元ALU。,2执行部件EU,“流水线”结构 （BIU和EU的动作管理）,总线接口部件BIU和执行部件EU并不是同步工作的，两者的动作管理遵循如下原则： 每当8086的指令队列中有2个空字节，BIU就会自动把指令取到指令队列中。而同时EU从指令队列取出一条指令，并用几个时钟周期去分析、执行指令。当指令队列已满，而且EU对BIU又无总线访问请求时，BIU便进入空闲状态。在执行转移、调用和返回指令时，指令队列中的原有内容被自动清除。,2.2.2 8086CPU的内部寄存器,寄存器的隐含用法,通用寄存器的用法,标志寄存器结构图,标志寄存器（Flag Register）共有16位，其中7位未用。标志寄存器内容如图2-2所示： （1）状态标志:OF;SF;ZF;AF;PF;CF （2）控制标志 :DF;IF;TF,标志寄存器,返回本节,符号标志SF：它和运算结果的最高位相同。 零标志ZF：如果当前的运算结果为零，则ZF=1 奇/偶标志PF：如运算结果的低八位中所含1的个数为偶数，则 PF=1，否则为0。 进位标志CF：当进行加减运算使最高位产生进位或借位时，则CF=1 辅助进位标志AF：当进行加减运算时，如果第三位（D3）向第四位（D4）有进位或借位，则AF=1 溢出标志OF：当运算过程中产生溢出时，会使OF=1。OF的值由CF和进，借到最高有效位的值作异或（XOR）决定。 控制标志DF：DF为0，则串操作过程中地址会不断增值。 中断标志IF；如IF为1，则CPU可接受可屏蔽中断请求。 跟踪标志TF：如TF为1，则CPU按跟踪方式执行指令。,2.2.38086CPU的引脚特性,8086CPU采用双列直插式的封装形式，具有40条引脚，见右图。它采用分时复用的地址/数据总线，所以有一部分引脚具有双重功能，即在不同时钟周期内，引脚的作用不同。,8086的引脚信号（括号中为最大模式下的名称）,返回本节,对于8086的引脚信号，首先应注意以下几点： 1.GND,VCC：第1,20脚为地；第40脚为外接电源端。 2.AD15AD0:复用的地址/数据总线，双向工作.在CPU响应中断以及系统总线“保持响应”时，被置为悬浮状态。且常将AD0作为低8位数据的选通信号。 3.A19/S6A16/S3：地址/状态复用引脚，输出。在时钟周期的T1状态，输出高4位地址信息，在其它状态，输出状态信息。 4。BHE/S7：高八位数据总线允许/状态复用引脚，输出。在 T1状态，输出BHE信息，为0时表示高八位数据线D15D8上的数据有效。在其它状态，输出状态信息S7。,5。NMI：非屏蔽中断输入引脚，非屏蔽中断信号是一个上升沿有效信号，它一旦接收到一个上升沿有效信号，CPU就会在结束当前指令后，执行2号中断服务程序。 6。INTR：可屏蔽中断输入引脚，CPU在执行每条指令的最后一个时钟周期会对INTR信号采样,如果IF为1，且INTR为高电平信号,CPU就会在结束当前指令后，执行一个相应的中断服务子程序。 7.RD：读信号输出，低电平有效时，指出将要执行一个对内存或I/O端口的读操作。在执行一个读操作的总线周期中，RD在T2，T3，TW状态均为低电平，在系统总线进入“保持响应”期间，为高阻态。 8.CLK：时钟输入。对时钟信号的占空比有要求。,9.RESET：复位信号输入，高电平有效，且要求至少维持4个时钟周期以上的高电平才有效。 10.READY：“准备好”信号输入。CPU在每个总线周期的T3状态之前对其采样，如为低电平，则在T3之后插入等待状态TW，直到其变为高电平后，才进入T4状态。 11.TEST：测试信号输入端。低电平有效。在CPU执行WAIT指令时，当TEST为有效低电平时，结束等待状态，继续执行被暂停的程序。 12.MN/MX：最小/最大模式控制信号输入。接+5V，则CPU工作于最小模式，接地，则工作于最大模式。,8086与8088CPU的主要区别,1.8086CPU的指令对列有6个字节,而8088只有4个字节. 2.8086/8088的地址/数据总线是分时复用的。而8086与8088又是有差别的（8088是内16外8，所以只有8条复用的地址/数据总线。 _ _ 3.8086的28脚为M/IO,而8088为IO/M . _ _ 4.8086的34脚为BHE ,8088为SS0 .,2.2.4 8086的最小模式和最大模式,为了适应各种使用场合，在设计8088/8086CPU芯片时，就考虑了其应能够使它工作在两种模式下，即最小模式与最大模式。 所谓最小模式，就是系统中只有一个8088/8086微处理器，在这种情况下，所有的总线控制信号，都是直接由8088/8086CPU产生的，系统中的总线控制逻辑电路被减到最少，该模式适用于规模较小的微机应用系统。 最大模式是相对于最小模式而言的，最大模式用在中、大规模的微机应用系统中，在最大模式下，系统中至少包含两个微处理器，其中一个为主处理器，即8086/8086CPU，其它的微处理器称之为协处理器，它们是协助主处理器工作的。,1.最小模式:,由下图可知，在8086的最小模式中，硬件连接上有如下几个特点： _ （1） MN/ MX 引脚接+5V，决定了8086工作在最小模式。 （2）有一片8284A，作为时钟发生器。 （3）有三片8282或74LS373，用来作为地址锁存器。 （4）当系统中所连接的存储器和外设比较多时，需要增加系统数据总线的驱动能力，这时，可选用两片8286或74LS245作为总线收发器。,最小模式下的典型配置,最大模式下的典型配置,2.2.5 8086CPU的内部时序,一个微机系统在运行过程中，需要CPU执 行许多操作。8086的主要操作有以下几个方面： 1.系统的复位和启动操作； 2.暂停操作; 3.总线操作; 4.中断操作; 5.最小模式下的总线保持; 6.最大模式下的总线请求/允许;,一个基本的总线周期一般包含如下几个状态：,T1状态：CPU往地址/数据总线上发地址信息，指明要访问的存储单元或外设的地址。 T2状态：CPU从总线上撤消地址，而使低16位呈高阻状态，为数据传输准备。最高4位输出本总线周期状态信息。 T3状态： 高4位不变，低16位出现要传输的数据。 Tw状态：当数据未准备好时，外设或存储器会通过“READY”线在T3之前向CPU发“数据未准备好”信号，CPU会在T3之后插入一或多个等待状态。 T4状态：总线周期结束。,1.系统的复位和启动操作,8086/8088的复位和启动操作是通过RESET引脚上的四个时钟周期以上的高电平触发信号来执行的. RESET信号停留在高电平时,CPU维持在复位状态 RESET信号