计算机组成原理(唐朔飞)幻灯片-ppt格式-第5章---输入输出系统

计算机组成原理,唐朔飞,第版,高等教育出版社 高等教育电子音像出版社,第章 输入输出系统,5.6 DMA方式,5.5 程序中断方式,5.4 程序查询方式,5.3 I/O接口,5.2 外部设备,5.1 概述,5.1 概 述,一、输入输出系统的发展概况,1. 早期,分散连接,CPU 和 I/O设备 串行 工作,程序查询方式,2. 接口模块和 DMA 阶段,总线连接,CPU 和 I/O设备 并行 工作,3. 具有通道结构的阶段,4. 具有 I/O 处理机的阶段,中断方式,DMA 方式,二、输入输出系统的组成,1. I/O 软件,CPU 指令的一部分,通道自身的指令,指出数组的首地址、传送字数、操作命令,如 IBM/370 通道指令为 64 位,2. I/O 硬件,设备,I/O 接口,设备,设备控制器,通道,5.1,三、I/O 设备与主机的联系方式,1. I/O 设备编址方式,(1) 统一编址,(2) 不统一编址,用取数、存数指令,有专门的 I/O 指令,2. 设备选址,用设备选择电路识别是否被选中,3. 传送方式,(1) 串行,(2) 并行,5.1,4. 联络方式,(1) 立即响应,(2) 异步工作采用应答信号,(3) 同步工作采用同步时标,5.1,并行,串行,5. I/O 设备与主机的连接方式,(1) 辐射式连接,(2) 总线连接,不便于增删设备,5.1,便于增删设备,四、I/O设备与主机信息传送的控制方式,1. 程序查询方式,CPU 和 I/O 串行工作,踏步等待,5.1,2. 程序中断方式,I/O 工作,CPU 不查询,CPU 暂停现行程序,CPU 和 I/O 并行工作,5.1,程序中断方式流程,CPU 向 I/O 发读指令,CPU 读 I/O 状态,检查状态,完成否？,准备就绪,5.1,3. DMA 方式,主存和 I/O 之间有一条直接数据通道,不中断现行程序,周期挪用（周期窃取）,CPU 和 I/O 并行工作,5.1,三种方式的 CPU 工作效率比较,程序 查询 方式,程序 中断 方式,DMA 方式,5.1,5.2 I/O设备,一、概述,外部设备大致分三类,键盘、鼠标、打印机、显示器,磁盘、光盘、磁带,1. 人机交互设备,2. 计算机信息存储设备,调制解调器等,二、输入设备,1. 键盘,2. 鼠标,3. 触摸屏,按键,判断哪个键按下,将此键翻译成 ASCII 码 （编码键盘法）,机械式 金属球 电位器,5.2,光电式 光电转换器,三、输出设备,1. 显示器,字符发生器,主观图像,客观图像,2. 打印机,点阵式（逐字、逐行）,喷墨（逐字）,激光（逐页）,5.2,四、其他,1. A/D、D/A,2. 终端,3. 汉字处理,五、多媒体技术,完成显示控制与存储、键盘管理及通信控制,模拟/数字（数字/模拟）转换器,汉字输入、汉字存储、汉字输出,1. 什么是多媒体,2. 多媒体计算机的关键技术,5.2,由键盘和显示器组成,5.3 I/O 接 口,一、概述,为什么要设置接口？,1. 实现设备的选择,2. 实现数据缓冲达到速度匹配,4. 实现电平转换,5. 传送控制命令,6. 反映设备的状态（“忙”、“就绪”、“中断请求”）,二、接口的功能和组成,总线连接方式的 I/O 接口电路,5.3,2. 接口的功能和组成,功能,组成,选址功能,传送命令的功能,传送数据的功能,反映设备状态的功能,设备选择电路,命令寄存器、命令译码器,数据缓冲寄存器,设备状态标记,完成触发器 D,工作触发器 B,中断请求触发器 INTR,屏蔽触发器 MASK,5.3,3. I/O 接口的基本组成,5.3,三、接口类型,1. 按数据 传送方式 分类,2. 按功能 选择的灵活性 分类,3. 按 通用性 分类,4. 按数据传送的 控制方式 分类,5.3,5.4 程序查询方式,一、程序查询流程,1. 查询流程,单个设备,多个设备,测 试 指 令,转 移 指 令,传 送 指 令,2. 程序流程,设置主存缓冲区首址,设置计数值,启动外设,传送一个数据,修改主存地址,修改计数值,结束I/O传送,5.4,保存 寄存器内容,二、程序查询方式的接口电路,5.4,以输入为例,5.5 程序中断方式,一、中断的概念,K,K+1,Q,Q+1,二、I/O 中断的产生,以打印机为例,CPU 与打印机并行工作,5.5,三、程序中断方式的接口电路,1. 配置中断请求触发器和中断屏蔽触发器,INTR 中断请求触发器,INTR = 1 有请求,MASK 中断屏蔽触发器,MASK = 1 被屏蔽,来自 CPU 的 中断查询信号,受设备本身控制,D 完成触发器,5.5,2. 排队器,排队,在 CPU 内或在接口电路中（链式排队器）,硬件,软件,5.5,详见第八章,设备 1#、2#、3#、4# 优先级按 降序排列,5.5,3. 中断向量地址形成部件,入口地址,设备 编码器,详见第八章,5.5,4. 程序中断方式接口电路的基本组成,5.5,四、I/O 中断处理过程,1. CPU 响应中断的条件和时间,(1) 条件,(2) 时间,允许中断触发器 EINT = 1,用 开中断 指令将 EINT 置 “1”,用 关中断 指令将 EINT 置“ 0” 或硬件 自动复位,当 D = 1（随机）且 MASK = 0 时,在每条指令执行阶段的结束前,CPU 发 中断查询信号（将 INTR 置“1”）,5.5,2. I/O 中断处理过程,DBR,设备选择电路,以输入为例,5.5,五、中断服务程序流程,1. 中断服务程序的流程,(1) 保护现场,(2) 中断服务,(3) 恢复现场,(4) 中断返回,对不同的 I/O 设备具有不同内容的设备服务,中断返回指令,2. 单重中断和多重中断,不允许中断 现行的 中断服务程序,中断隐指令完成,进栈指令,出栈指令,5.5,3. 单重中断和多重中断的服务程序流程,中断隐指令,中断隐指令,单重,多重,5.5,程序中断接口芯片 8259A 的内部结构,5.5,主程序和服务程序抢占 CPU 示意图,宏观 上 CPU 和 I/O 并行 工作 微观 上 CPU 中断现行程序 为 I/O 服务,5.5,5.6 DMA 方式,一、DMA 方式的特点,1. DMA 和程序中断两种方式的数据通路,2. DMA 与主存交换数据的三种方式,(1) 停止 CPU 访问主存,控制简单,CPU 处于不工作状态或保持状态,未充分发挥 CPU 对主存的利用率,5.6,(2) 周期挪用（或周期窃取）,DMA 访问主存有三种可能,CPU 此时不访存,CPU 正在访存,CPU 与 DMA 同时请求访存,此时 CPU 将总线控制权让给 DMA,5.6,(3) DMA 与 CPU 交替访问,CPU 工作周期,所有指令执行过程中的一个基准时间,5.6,不需要 申请建立和归还 总线的使用权,二、DMA 接口的功能和组成,1. DMA 接口功能,(1) 向 CPU 申请 DMA 传送,(2) 处理总线 控制权的转交,(3) 管理 系统总线、控制 数据传送,(4) 确定 数据传送的 首地址和长度,(5) DMA 传送结束时，给出操作完成信号,修正 传送过程中的数据 地址 和 长度,5.6,2. DMA 接口组成,+1,+1,5.6,三、DMA 的工作过程,1. DMA 传送过程,预处理、数据传送、后处理,(1) 预处理,通过几条输入输出指令预置如下信息,通知 DMA 控制逻辑传送方向（入/出）,5.6,CPU,(2) DMA 传送过程示意,5.6,(3) 数据传送过程（输入）,5.6,(4) 数据传送过程（输出）,5.6,(5) 后处理,校验送入主存的数是否正确,是否继续用 DMA,测试传送过程是否正确，错则转诊断程序,由中断服务程序完成,5.6,2. DMA 接口与系统的连接方式,(1) 具有公共请求线的 DMA 请求,5.6,(2) 独立的 DMA 请求,5.6,3. DMA 方式与程序中断方式的比较,(1) 数据传送,(2) 响应时间,(3) 处理异常情况,(4) 中断请求,(5) 优先级,程序 硬件,指令执行结束 存取周期结束,能 不能,低 高,传送数据 后处理,5.6,四、DMA 接口的类型,1. 选择型,在 物理上 连接 多个 设备 在 逻辑上 只允许连接 一个 设备,5.6,2. 多路型,在 物理上 连接 多个 设备 在 逻辑上 允许连接 多个 设备同时工作,5.6,3. 多路型 DMA 接口的工作原理,5.6,