信号与线性系统分析(第四版 第2章
2-1,1 MOSFET是怎样构成的？ 2MOSFET的两个PN结是什么？ 3MOSFET的三个基本几何参数是什么？ 4何谓阈值电压？ 5MOSFET是怎样工作的？电压电流的关系是怎样的？ 6MOSFET的工作区分别是什么怎样界定的？ 7MOSFET的低频小信号模型是什么？ 8二级效应分别是什么？ 9MOS电容有哪些？ 10小信号模型的画法,第二章 MOS器件物理基础,一基本概念 二MOS伏安特性 三低频小信号模型,2-3,一 基本概念,1MOSFET的结构,2MOSFET的符号,2-4,1MOSFET的结构 Metal-Oxide-Semiconductor Structure,2-5,2-6,MOS管结构,以 N 沟道增强型MOS管 为 例,G栅极（基极） S源极（发射极） D漏极（集电极） B衬底,N沟道增强型MOSFET基本上是一种左右对称的拓扑结构，它是在P型半导体上生成一层SiO2 薄膜绝缘层，然后用光刻工艺扩散两个高掺杂的N型区，从N型区引出电极,2-7,2-8,MOSFET的三个基本几何参数,2-9,MOSFET的三个基本几何参数 Lmin、Wmin和tox 由工艺确定 Lmin：MOS工艺的特征尺寸(feature size) 决定MOSFET的速度和功耗等众多特性 L和W由设计者选定 通常选取L= Lmin，由此，设计者只需选取W W影响MOSFET的速度，决定电路驱动能力和功耗,2-10,衬底,Ldrawn：沟道总长度,Leff：沟道有效长度， Leff Ldrawn2 LD,一种载流子导电，是电压控制器件 MOS器件的源和漏端在几何上是等效的,LD：横向扩散长度,（bulk、body）,2-11,MOS器件是四端器件 有NMOS、PMOS 两种器件,衬底端电平使PN结反偏。 NMOS共享一个衬底端，PMOS 有各自的衬底端,2-12,2MOSFET的符号,2-13,二 MOS 的伏安特性,1 阈值电压 2工作原理 3伏安特性 4二级效应 5器件模型,2-14,1阈值电压（Threshold Voltage Concept）,S,D,p substrate,B,G,n+,引起沟道区产生强表面反型的最小栅电压，称为阈值电压VT。,2-15,改变阈值电压的方法,往用离子注入技术改变沟道区的掺杂浓度，从而改变阈值电压。 对NMOS晶体管而言，注入P型杂质，将使阈值电压增加。反之，注入N型杂质将使阈值电压降低。 如果注入剂量足够大，可使器件沟道区反型变成N型的。这时，要在栅上加负电压，才能减少沟道中电子浓度，或消除沟道，使器件截止。在这种情况下，阈值电压变成负的电压，称其为夹断电压。,2-16,根据阈值电压不同，常把MOS器件分成增强型和耗尽型两种器件。 对于N沟MOS器件而言，将阈值电压VT0的器件称为增强型器件，阈值电压VT0的器件，称为耗尽型器件。 在CMOS电路里，全部采用增强型的NMOS和PMOS。,2-17,以N沟道增强型MOS管为例,正常放大时外加偏置电压的要求,2MOS管工作原理,2-18,栅源电压VGS对iD的控制作用,VGS<VTN时（ VTN 称为开启电压),2-19,VGS<VTN时（ VTN 称为开启电压),在漏源电压作用下开始导电时（即产生iD）的栅源电压为开启电压VT,2-20,VGSVTN时(形成反型层),在栅极下方形成的导电沟道中的电子，因与P型半导体的多数载流子空穴极性相反，故称为反型层。,2-21,漏源电压VDS对iD的控制作用,VGSVT后,外加的VDS较小时， ID将随着VDS的增加而增大。,2-22,当VDS继续增加时，由于沟道电阻的存在，沟道上将产生压降，使得电位从漏极到源极逐渐减小，从而使得SiO2层上的有效栅压从漏极到源极增大，反型层中的电子也将从源极到漏极逐渐减小。,2-23,当VDS大于一定值后， SiO2层上的有效栅压小于形成反型层所需的开启电压，则靠近漏端的反型层厚度减为零，出现沟道夹断， ID将不再随VDS的增大而增大，趋于一饱和值。,2-24,3 伏安特性 I/V characteristics,当栅极不加电压或加负电压时，栅极下面的区域保持P型 导电类型，漏和源之间等效于一对背靠背的二极管，当 漏源电极之间加上电压时，除了PN结的漏电流之外，不 会有更多电流形成。,当栅极上的正电压不断升高时，P型区内的空穴被不断地 排斥到衬底方向。当栅极上的电压超过阈值电压VT，在 栅极下的P型区域内就形成电子分布，建立起反型层，即 N型层，把同为N型的源、漏扩散区连成一体，形成从漏 极到源极的导电沟道。,2-25,MOS的伏安特性,非饱和时，在漏源电压Vds作用下，这些电荷Q将在时间内通过沟道，因此有电荷在沟道中的渡越时间,为载流子速度，Eds= Vds/L为漏到源方向电场强度，Vds为漏到源电压。 为载流子迁移率：,2-26,与工艺 相关,2-27,Qd：沟道电荷密度,Cox：单位面积栅电容,沟道单位长度电荷(C/m),WCox：MOSFET单位长度的总电容,Qd(x)：沿沟道点x处的电荷密度,V(x)：沟道x点处的电势,I/V特性的推导（1）,电荷移动速度(m/s),V(x)|x=0=0, V(x)|x=L=VDS,2-28,I/V特性的推导（2）,对于半导体：,且,2-29,三极管区的MOSFET（0 < VDS < VGSVT）,等效为一个压控电阻,2-30,I/V特性的推导（3）,三极管区(线性区),每条曲线在VDSVGSVTH时取最大值，且大小为：,VDSVGSVTH时沟道刚好被夹断,2-31,饱和区的MOSFET（VDS VGSVT）,当V(x)接近VGS-VT，Qd(x)接近于0，即反型层将在XL处终止，沟道被夹断。,2-32,NMOS管的大信号特性和工作区域以及电流公式,截止区，Vgs<VTH,线性区,Vgs >VTH VDS< Vgs - VTH,饱和区,Vgs >VTH VDS >Vgs - VTH,2-33,比喻与理解：,2-34,MOSFET的I/V特性,Triode Region,VDS>VGS-VT,沟道电阻随VDS增加而增加导致曲线弯曲,曲线开始斜率正比于VGS-VT,VDS<VGS-VT,用作恒流源条件：工作在饱和区且VGS const！,2-35,MOSFET的跨导gm,W/L、ID、VGS-VTH三者只有两个独立元素，可由任意两个元素求出第三个元素,2-36,MOS管饱和的判断条件,NMOS饱和条件：Vgs>VTN；VdVg-VTHN,PMOS饱和条件: Vgs<VTP ；VdVg| VTP |,g,d,g,d,判断MOS管是否工作在饱和区时，不必考虑Vs,2-37,MOSFET开关（Switch Model of NMOS Transistor）,Gate,Source (of carriers),Drain (of carriers),| VGS |,| VGS | < | VT |,| VGS | > | VT |,2-38,MOS模拟开关,MOS管为什么可用作模拟开关？ MOS管D、S可互换，电流可以双向流动。 可通过栅源电源（Vgs）方便控制MOS管的导通与关断。关断后Id0,2-39,4 二级效应 体效应 沟道调制效应 亚阈值导电特性,2-40,体效应,VB<0,将有更多的空穴被吸引到衬底电极，而同时留下大量的负电荷，随着VB的下降，Qd增加，VTH也增加即体效应。,2-41,MOS管的开启电压VT及体效应,MS：多晶硅栅与硅衬底功函数之差,Qdep耗尽区的电荷,是衬源电压VBS的函数,Cox：单位面积栅氧化层电容,2-42,MOS管的开启电压VT及体效应,体效应系数，典型值0.3-0.4,通过权衡Nsub和Cox使g更合理,2-43,无体效应时I1恒定Vin-Vout也恒定 有体效应时Vin增加时Vout会变得更正，VTH增大，为了保持I1不变则，Vin-Vout必须增加,2-44,MOS管体效应的Pspice仿真结果,Vb=0.5v,Vb=0v,Vb=-0.5v,Id,Vg,体效应的应用： 利用衬底作为MOS管的第3个输入端 利用VT减小用于低压电源电路设计,2-45,MOSFET的沟道调制效应,L,L,2-46,MOSFET的沟道调制效应,在饱和区,2-47,MOS管沟道调制效应的Pspice仿真结果,VGS-VT=0.15V, W=100µ,ID/VDS/L1/L2,=2µ,=6µ,=4µ,2-48,MOS管跨导gm不同表示法比较,上式中:,2-49,亚阈值导电特性,(>1,是一个非理想因子),VGS<VTH，ID不是无限小而是与VGS呈现指数关系,2-50,MOS管亚阈值导电特性的Pspice仿真结果,VgS,logID,仿真条件：,VT0.6,W/L100µ/2µ,MOS管亚阈值电流ID一般为几十几百nA, 常用于低功耗放大器、带隙基准设计。,2-51,5器件模型 版图,2-52,MOS器件电容,2-53,MOS电容是一个相当复杂的电容，有多层介质：,2018/10/15,MOS器件物理基础,2-54,MOS器件电容栅和沟道之间的氧化层电容 衬底和沟道之间的耗尽层电容 多晶硅栅与源和漏交叠而产生的电容C3，C4，每单位宽度交叠电容用Cov表示 源/漏与衬底之间的结电容C5，C6，结电容,Cj0是在反向电压VR为0时的电容，B是结的内建电势，m=0.30.4,2018/10/15,MOS器件物理基础,2-55,器件关断时，CGD=CGS=CovW， CGB由氧化层电容和耗尽区电容串连得到深三极管区时，VDVS，饱和区时，,在三极管区和饱和区，CGB通常可以被忽略。,等效电容：,2-56,2-57,减小MOS器件电容的版图结构,对于图a:CDB=CSB = WECj + 2(W+E)Cjsw,对于图b: CDB=(W/2)ECj+2(W/2)+E)CjswCSB=2(W/2)ECj+2(W/2)+E)Cjsw= WECj +2(W+2E)Cjsw,减小结电容的方法“折叠”结构或“叉指结构”,2-58,NMOS 晶体管C-V 特性,2-59,VGS-VT的取值范围,2-60,弱反型：亚阈值区,2-61,跨导随VGS的变化,2-62,亚阈值区和强反型区的边界,2-63,速度饱和,2-64,考虑速度饱和后的I-V 曲线,2-65,饱和时，gm随VGS-VT的变化,2-66,大信号分析,三 MOS 低频小信号模型,小信号分析,2-67,模拟设计的小信号概念,非线性系统的 输入输出特性,若:,设函数:,则增益:,x0,f(x0)就是静态工作点。,2-68,2-69,MOS管的小信号电阻r0,0.0050.03V-1,2-70,Basic MOS small-signal model,2-71,2-72,衬底跨导,2-73,MOS 低频小信号模型,2-74,例：求下列电路的低频小信号电阻(0),2-75,例：求下列电路的低频小信号输入电阻(0),2-76,例：求下列电路的低频小信号输入电阻(0),2-77,小信号电阻总结（0）,对于图（A）：,对于图（B）：,对于图（C）：,2-78,完整的MOS小信号模型,2-79,例：若W/L50/0.5，|ID|500uA，分别求: NMOS、PMOS的跨导及输出阻抗以及本征增益gmr0 （tox=9e-9 n=0.1, p=0.2 , n= 350cm2/V/s, p= 100cm2/V/s ）,2-80,tox=50 Å, Cox6.9fF/m2(1 Å=10-10 m, 1fF= 10-15 F),tox=90 Å, Cox6.9*50/90=3.83fF/m2,同理可求得PMOS的参数如下：gmP 1.96mA/V ，r0P 10K ，gmP r0P 19.6,
