触发器的逻辑功能

4.3 触发器的逻辑功能4.3.1 RS触发器4.3.2 D触发器4.3.3 JK触发器 4.3.4 T触发器 4.4 集成触发器及其应用 4.4.1 集成JK触发器 4.4.2 集成D触发器4.4.3 集成触发器的应用举例 本章小结 结束结束 放映放映Date1复习复习同步触发器的触发方式？什么是同步触发器的空翻？主从触发器的触发方式？边沿触发器的触发方式？触发器的逻辑功能？Date2触发器的分类：按逻辑功能不同：RS触发器、D触发器、JK触发 器、T触发器和T触发器等。按触发方式不同：电平触发器、边沿触发器和主 从触发器等。按电路结构不同：基本RS触发器，同步触发器 、维持阻塞触发器、主从触发器和边沿触发器等。 4.3 触发器的逻辑功能触发器的逻辑功能通常用功能表、时序图、状 态转换表、特性方程和状态转换图表示。*34.3.1 RS触发器表4-5 RS触发器状态转换表 以主从RS触发器为例分析RS触发器的逻辑功能。 状态转换表是表示触发器的现态Qn、输入信号 和次态Qn+1之间转换关系的表格。1.状态转换表S RQnQn+10 0 0 00 10 1 0 1 0 10 10 0 1 0 1 00 11 1 1 1 1 10 1× ×R有效置0 S有效置1 R、S不允许 同时有效R、S同时无效保持Date42.特性方程（又称为状态方程）由状态转换表得到Qn+1的状态转换卡诺图。图4-15 RS触发器的Qn+1卡诺图 进一步可写出Qn+1的表达式。 S RQnQn+1 0 0 0 00 10 10 1 0 10 10 01 0 1 00 11 11 1 1 10 1× ×输入输入输出输出约束条件，表示不允许 将R、S同时取为1 Date53.状态转换图 图4-16 RS触发器的状态转换图 状态转换图：表示触发器状态转换的图形。它 是触发器从一个状态变化到另一个状态或保持原状 不变时，对输入信号（R、S）提出的要求。 两个圆圈表 示状态0和1 箭头表示状 态转换的方 向 在箭头旁边用文字 或符号表示实现转 换所必备的条件 Date64.3.2 D触发器 1.状态转换表 表4-6 D触发器的状态转换表 DQnQn+10000101011112.特性方程 Qn+1=D 3. 状态转换图 图4-17 D触发器的状态转换图 Date74.3.3 JK触发器 图4-18 JK触发器的逻辑符号 （a）下降沿触发 （b）上升沿触发JK触发器是一种多功能触发器，在实际中应用很 广。JK触发器是在RS触发器基础上改进而来，在使用 中没有约束条件。常见的JK触发器有主从结构的，也有边沿型的。 Date82. 状态转换表 1. 功能表 表4-7 JK触发器功能表 表4-8 JK触发器状态转换表 Date93. 特性方程4. 状态转换图 图4-19 JK触发器的状态转换图 Date105. 时序图（以CP下降沿触发的JK触发器为例）图4-20 JK触发器的时序图 在在CPCP的下降沿更新状态，次态由的下降沿更新状态，次态由CPCP下降沿到下降沿到 来之前的来之前的J J、K K输入信号决定。输入信号决定。 Date11具有保持和翻转功能。 4.3.4 T触发器表4-9 T触发器的功能表 1.功能表 2. 状态转换表 表4-10 T触发器的状态转换表 Date123. 特性方程4. 状态转换图 图4-21 T触发器的状态转换图 令JK触发器的JKT，就可实现T触发器。 图4-22 JK触发器接成T触发器 Date135. T触发器 （1）T触发器的功能把T=1时的T触发器称为计数型触发器，又叫做 T触发器。每来一个CP脉冲，T触发器就翻转一次，显然 能实现计数功能。 表4-11 T触发器的状态转换表特性方程为 Date14（2）JK触发器的计数形式令JK触发器的J= K =1，就可以构成T触发器。 图4-23 JK触发器的计数形式（a）电路 （b）工作波形 仿真 Date15（3）D触发器的计数形式 令D=Qn，D触发器就可以构成T触发器。 图4-24 接成计数形式的D触发器 （a）电路 （b）工作波形 仿真 Date16目前市场上出售的集成触发器产品通常为JK触 发器和D触发器两种类型。 4.4 集成触发器及其应用 表4-12 常用集成触发器Date174.4.1 集成JK触发器 图4-25 集成JK触发器74LS112 (a) 外引脚图 (b) 逻辑符号 常用的有74LS112、CC4027等。 74LS112为负边沿触发的双JK触发器。SD、RD 分别为异步置1端和异步置0端，均为低电平有效。 1. 74LS112的外引脚图和逻辑符号 Date182. 逻辑功能 表4-13 74LS112的功能表 Date193. 时序图图4-26 74LS112的时序图置置0 0置置1 1置置1 1置置0 0Date204.4.2 集成D触发器 图4-27 双D触发器74LS74 (a) 外引脚图 (b)逻辑符号 1. 双D触发器74LS74外引脚图和逻辑符号 Date212. 逻辑功能 表4-14 双D触发器74LS74的功能表 触发方式 为CP上升 沿触发。 低电平有效的 异步置0端和 异步置1端 Date223. 时序图图4-28 74LS74的时序图置置0 0置置D D置置1 1Date23单按钮电子转换开关电路，该电路只利用一个按 钮即可实现电路的接通与断开。4.4.3 集成触发器的应用举例 图4-29 74LS112的应用电路1. 74LS112的应用实例 用触发器F1构成无抖动开关，S为按钮开关。触发器F2接成计数形式，每按一次按钮S，相当于 为触发器F2提供一个时钟脉冲下降沿。 Q2端经三极管VT驱动继电器KA，利用KA的触点 转换即可通断其它电路。 Date24图4-30 同步单脉冲发生电路 （a）电路图 （b）工作波形 2. 74LS74的应用实例 同步单脉冲发生电路。该电路借助于CP产生两个起始不一致的脉冲，再 由一个与非门来选通，便组成一个同步单脉冲发生电 路。从波形图可以看出，电路产生的单脉冲与CP脉冲 严格同步，且脉冲宽度等于CP脉冲的一个周期。电路 的正常工作与开关S的机械触点产生的毛刺无关，因 此，可以应用于设备的起动，或系统的调试与检测。Date251.触发器是具有记忆功能的的逻辑电路，每个触 发器能存储一位二进制数据。2.按照逻辑电路结构的不同，可以把触发器分为 基本RS触发器、同步RS触发器、主从触发器和边沿 触发器。按照触发方式不同，可以把触发器分为异步电平 触发、同步电平触发、主从触发、边沿触发。 按照逻辑功能不同，可以把触发器分为RS触发 器、JK触发器、D触发器、T触发器和T触发器。本章小结 Date263. RS触发器具有约束条件。T 触发器和D触发器比较简单。T触发器是一种计数型触发器。JK触发器是多功能触发器，它可以方便地构成D 触发器、T触发器和T触发器。4. 描述触发器逻辑功能的方法有功能表、状态转 换表、特性方程、状态转换图和时序图。5. 集成触发器产品通常为D触发器和JK触发器 。在选用集成触发器时，不仅要知道它的逻辑功能， 还必须知道它的触发方式，只有这样，才能正确的使 用好触发器。 Date27 逻辑符号“”表示边沿触发方式,“”表示主从触发方式,非号“”：表示低电平有效,加小圆圈“”：表示低电平有效触发或下降沿有 效触发,不加小圆圈“”：表示高电平有效触发或上升沿 有效触发 。总结：触发器的两要素1逻辑功能描述方法：逻辑符号、特性表、驱动表、特性方程 Date28 特性表 DQnQn+1 000 010 101 111Date29 驱动表 特性方程 Date30(1) 基本RS触发器直接电平触发（低电平有效/高电平有效），无CP2. 触发方式(2) 同步触发CP的（高/低）电平期间触发，在整个电平期间接收信号RS/JK/D/T，在整个电平期间状态相应更新，所以存在空翻。(3) 边沿触发只在CP的或边沿触发，只在CP的或边沿接收信号RS/JK/D/T，只在CP的或边沿状态更新，克服了空翻。Date31(4) 主从触发有主、从两个触发器，在CP的高/低电平期间交替 工作、封锁，只在CP的高电平期间（或低电平期间）接收信号 RS/JK/D/T，只在CP的或边沿总的输出状态更新。集成触发器中常见的直接置0和置1端RD：直接（异步）置0端SD：直接（异步）置1端，非号：低电平有效，直接（异步）：不受CP的影响。Date32作业题作业题4-74-84-11Date33