modelsim中代码覆盖率使用详解
一、代码覆盖率一、代码覆盖率Modelsim 代码覆盖率功能 Code coverage，能报告出 statement（语句）、branch（分支） 、condition（条件） 、expression（表达） 、toggle（信号翻转） 、fsm（有限状态机）等多种覆盖率情况。1、编译选项（compile option）：在 Modelsim 的 Workspace 里选中需要查看代码覆盖率的文件，然后点击右键选择 compile>compile properties，如下图，之后选择“Coverage”选项，出现下图所示的窗口，根据需要选择选项，这里选 statement、branch、condition、expression 和 toggle。选完点 ok。2、编译（compile）点工具栏中的，编译所有的选中的文件，成功后进行下面的步骤。3、仿真（simulate）点工具栏中的，出现下面的窗口：（注：不要选择“Enable optimization” ）选择 Others，出现如下图所示的窗口：选择“Enable code coverage”后点“ok”后出现下面的窗口：4、观察结果完成以上操作后，代码覆盖率的窗口就出现了，点击（run all）之后代码覆盖率的情况就出现在各窗口中。下面介绍各子窗口：（1）Workspace 窗口在 workspace 窗口选择 Files 标签页并拖动滚动条到右侧，设计的每个文件显示了语句、分支、条件和表达式等语句的执行覆盖率汇总统计信息。在 workspace 窗口选择 Files 标签页并拖动滚动条到右侧，本窗口将以设计中的每一条目来显示执行覆盖统计。（2）Missed Coverage（未覆盖到对象列表窗）窗口本窗口用于显示所选择文件未被执行的语句、分支、条件、表达式或未翻转过的信号。在 workspace 窗口的 Files 标签页中选择不同的文件，Missed Coverage 窗口的显示会随着选择的文件而更新。上图为分支覆盖率的情况上图为 statement coverage（语句覆盖率）的情况。此时选择任何一个实体在源代码窗口中显示相应的行，设计如果包含为被执行的语句或分支的行，则被粉红色高亮显示，如下图。图中包含了 Hits 和 BC 栏用来显示语句执行（statement Hits）和分支覆盖（BC）的情况。如下图所示，在主窗口菜单栏选择 Tool>Code Coverage>Show coverage number.Hits 和 BC 栏中的每一行图标将会被数字代替，这些数字代表了该语句或分支被执行的次数。下表描述了个图标的含义：图 标描 述表示本语句已被执行过表示本行的某语句从未被执行过或表示条件语句的“真”或“假”分支未被执行过表示本行被指示不做代码覆盖统计（3）Current Exclusion（当前不做覆盖率统计列表窗）本窗口用于列出所指定的不进行覆盖统计的所有文件和行。 设置排出文件如图，右击所选中的项，按图所示操作，操作完后，在 Current Exclusion 窗口就会出现被排除的文件，同时源代码窗口的 Hits 栏的一些行会出现，表明这些行不做代码覆盖统计。在 Current Exclusion 窗口中右击需要取消排除设置的文件，选择 Cancel Selected Exclusions，恢复成原状，可以做代码覆盖率。 设置排出行如图，在源代码窗口右击 Hits 栏中需要排除行的图标，图中为 105 行，选择第一个选项。之后，在 Current Exclusion 窗口会显示出被排除的行信息，同时在源代码窗口，被排除行的 Hits 栏会出现，表明该行不做代码覆盖统计。取消排除行操作同上。（4）Details（详细资料窗）窗口：本窗口显示了如真值表或翻转细节等详细的未被覆盖到的情况。当在 Missed Coverage 窗口中选择一行，可以在 Details 窗口中查看相应的详细信息，如下图：（5）Instance Coverage（实例覆盖列表窗）本窗口显示了每个实例的覆盖统计。（6）Objects Window（信号窗口）在该窗口中可以查看状态翻转统计，翻转覆盖统计了信号从一个状态变换到另一个状态的次数。具体操作入下图所示：上述操作完之后出现 Objects 窗口，这样就可以查看每个信号翻转的具体情况。5、创建代码覆盖率报告如下图所示，在主窗口菜单栏选择 Tool>Code Coverage>Reports出现下图所示的子窗口（报告设置窗口） ，根据需求设置各选项和报告存放路径。点 ok 后即可查看 Code Coverage Report：二二 DO 文件文件DO 文件是一种脚本文件，可以一次执行多条命令。1、创建简单的 DO 文件一般仿真：#compile the files(“vlog“:for verilog, “vcom“:for VHDL) vlog drink_machine.v test_drink_machine.v# Load simulation vsim work.test_drink_machine # vsim -novopt work.test_drink_machine # -novopt: don't select “Enable optimmization“.# #add wave add wave -color yellow sim:/test_drink_machine/clk add wave sim:/test_drink_machine/rst_n add wave -radix binary sim:/test_drink_machine/nickel_in add wave -format Literal sim:/test_drink_machine/dime_in add wave sim:/test_drink_machine/quarter_in add wave sim:/test_drink_machine/collectadd wave sim:/test_drink_machine/dispense add wave sim:/test_drink_machine/nickel_out add wave sim:/test_drink_machine/dime_out # -color: set the wave's color # -format: set the wave's format, it has three option: # “Logic“, “Literal“ and “Event“, if you have not # set it, the format is “Logic“. # -radix: set the signal's radix notation.# # Run simulation run -all代码覆盖率仿真：vlog -cover s b c e t drink_machine.v test_drink_machine.v vsim -coverage work.test_drink_machine# coverage exclude -add /home/eda303/modelsim/test_drink_machine.v all # coverage exclude -remove /home/eda303/modelsim/test_drink_machine.v all # coverage exclude -add /home/eda303/modelsim/drink_machine.v 105 # coverage exclude -remove /home/eda303/modelsim/drink_machine.v 105coverage report -file /home/eda303/modelsim/report.txt -byinstance -select s b c e t # -byinstance:report on all instances # s: statement; b:branch;.2、使用 DO 文件写完 DO 文件保存为后缀为.do 的文件，例如：drink_machine.do，将该文件保存在工程当前目录下，在 Transcript窗口中输入“do drink_machine.do”命令即可运行该脚本，这样就可自动完成仿真，不需要用鼠标一步一步点了。
