fpga-笔试面试题解答-集成电路-笔试题-面试题 (1)PPT演示课件
-
资源ID:24498814
资源大小:255.15KB
全文页数:10页
- 资源格式: DOCX
下载积分:5金贝
快捷下载
账号登录下载
微信登录下载
微信扫一扫登录
1、金锄头文库是“C2C”交易模式,即卖家上传的文档直接由买家下载,本站只是中间服务平台,本站所有文档下载所得的收益全部归上传人(卖家)所有,作为网络服务商,若您的权利被侵害请及时联系右侧客服;
2、如你看到网页展示的文档有jinchutou.com水印,是因预览和防盗链等技术需要对部份页面进行转换压缩成图而已,我们并不对上传的文档进行任何编辑或修改,文档下载后都不会有jinchutou.com水印标识,下载后原文更清晰;
3、所有的PPT和DOC文档都被视为“模板”,允许上传人保留章节、目录结构的情况下删减部份的内容;下载前须认真查看,确认无误后再购买;
4、文档大部份都是可以预览的,金锄头文库作为内容存储提供商,无法对各卖家所售文档的真实性、完整性、准确性以及专业性等问题提供审核和保证,请慎重购买;
5、文档的总页数、文档格式和文档大小以系统显示为准(内容中显示的页数不一定正确),网站客服只以系统显示的页数、文件格式、文档大小作为仲裁依据;
6、如果您还有什么不清楚的或需要我们协助,可以点击右侧栏的客服。
|
下载须知 | 常见问题汇总
|
fpga-笔试面试题解答-集成电路-笔试题-面试题 (1)PPT演示课件
1FPGA/集成电路笔试面试题解答已更新 21 个笔试面试题 还未完结连载更新。 。 。别人连载小说,我们连载 FPGA/集成电路笔试面试题解答视频!一点一滴的积累,坚持获得成绩!明德扬潘老师历经多年精心整理历年各大公司(如海华、大彊、中兴、展讯等名企)笔试面试题,每道题都有已录制好的详细的解答视频 + 举一反三的解题技巧。届时我们将不断地更新和补充最新的笔试面试题(解答视频) ,欢迎大家关注进行免费领取。 21. Write a sequence of 3-bit grey code. Can you derive a general equation to convert binary to grey code? AMD 2008【解答视频序号:08310001】2. 怎样将一个 single-bit 信号从快时钟域送到慢时钟域,或慢送到快?Multi-bit 信号呢?AMD 2008【解答视频序号:08310002】3. 设计一个计算连续 Leading Zeros 个数的电路。输入 8-bit,输出 4-bit。AMD 200800001000 010000100010 001010001000 0000可以 parameterize 你的设计吗?其 hardware 是什么样子的?【解答视频序号:09090001】 34. 出下面两个状态机的逻辑综合图,并说明两种写法的优缺点!凹凸 2008always (posedge clk or negedge rst)if(!rst)beginstateq=1ns【解答视频序号:09090004】7. 阻塞赋值和非阻塞赋值的区别 Tridentalways(posedge clk) always(posedge clk)begin beginb=a; b>1;2b11: c=b>>1;default:begina=b;c=b;endendcase 8always (b or d)begina=b;c=b;case(d)2b00: a=b>>1;2b11: c=b>>1;endcaseendalways(b or d)begincase(d) /synopsys full_case2b00: a=b>>1;2b11: c=b>>1;endcaseend【解答视频序号:09090008】11. 从仿真的角度设计测试 32(bit)*32(bit)的乘法器能否正常工作的过程?【解答视频序号:09110001】12. 从仿真的角度设计测试 1024-depth 的 SRAM 能否正常工作的步骤或过程,功能:有10 位的读写指针,并且读操作与写操作可以同时进行,负责读和写的部分由一个控制器控制。【解答视频序号:09110002】13. 报文替换 ID 的功能 9【解答视频序号:09110003】14. flip-flop 和 latch 的区别,rtl 中 latch 是如何产生的 SIRF 2008【解答视频序号:09120001】15. 多时钟域设计中,如何处理跨时钟域信号? SIRF 2008【解答视频序号:09120002】16. 锁存器比寄存器省面积,但为什么在 IC 设计中通常使用寄存器? SIRF 2008【解答视频序号:09120003】17. 用 verilog/vhdl 写一个 fifo 控制器( 包括空,满,半满信号)。 (飞利浦大唐笔试) 10regN-1:0 memory0:M1; 定义 FIFO 为 N 位字长容量 M【解答视频序号:09250001】18. FPGA 的片上 RAM 资源,可以在设计中如下哪些应用?a、Shift Register b、ROMc、RAM d、FIFO【解答视频序号:09250002】19. 下列哪些属于时钟约束?a、set_false_path b、set_input_pathc、set_max_delay d、set_multicycle path【解答视频序号:09250002】20. FPGA 可以有哪些工艺?a、SDRAM b、SRAM c、EEPOM b、DDR e 、FLASH 【解答视频序号:09250002】21. 下列哪些是 FPGA 片内资源?a、RAM b、LUT c、DSP d、SDRAM【解答视频序号:09250002】 11