自-LED显示屏高速数据通讯接口设计

LED显示屏高速数据通讯接口设计摘要:本文阐述了利用YRESS公司E-SB X系列USB.0集成芯片CY7C6801的高速lave FIFO通用外部接口来实现PC机和LD点阵显示屏间数据通讯的设计方案,给出了其接口电路的硬件原理及底层软件的设计过程。关键词：UB2.;CC603;FIF;ED显示1 引言LE显示屏具有亮度高,故障低、能耗少、使用寿命长、显示内容多样、显示方式丰富等优点，可广泛用于公路、金融、证券、车站、码头、体育场馆等公共场合，其显示数据通常来自上位C机,这就要求有一个高速通道来传输大量的显示数据，USB.接口无疑是一个很好的解决方案。USB由总线提供电源，传输时具有CR检错、纠错能力，能实现真正的实时热插拔，并支持多个外设连接到同一个连接器上,从而缓解P系统资源冲突，这些突出的优点使得SBx在P机外部设备上得到了广泛的应用, 2传输速度高达0M，是UB1.的40倍,并向下兼容。这样就使得快速大量的数据传输得以实现。在此强调一下两个下文将要用到的概念:I端点和OUT端点。此处的IN、OT都是相对于上位机而言，N端点指用来接收上位机数据的端点，OUT端点则是往机发送数据的端点。C7C68简述带高速lavFFO通用外部接口的13是RESS公司推出的UB20集成微处理芯片，片上集成了收发器()、增强型单片机(其指令系统与普通8单片机完全兼容)及8k程序存储区 共有4个支持B20高速传输的“大”端点（个N端点和2个OUT端点）和B片内AM该AM 可配置为个“大”端点的FIF,其中个“大”端点可以配置为双、三、四缓冲区（FIO),一个“大”端点最大可配置为k,更重要的是该芯片提供了两个用于实现B2高速传输的可编程外部设备接口以及Slav FIFO和G,这个通用外部接口可通过与4个“大”端点协调工作来实现B2.的高速传输,本文只讨论 e FF可编程外部设备接口的应用。783有6in、00in、1pn三种封装，其中6pi已具备所有.0功能,而0pi则在pn基础上增加了更多O和更多F模式下的控制信号,12pn又在10p基础上增加了用于扩充数据存储区的地址总线和数据总线。本应用就是基于可编程外部设备接口aeI，大量数据传输可直接由FPG处理而无需扩充外部数据存储区,在此选择最经济的56 CY7C803 即可满足设计要求， 其体系结构如图所示。3 lae FO简介Y01 虽然可以用内置增强型01单片机直接处理B2.数据,但这样会受到单片机速度的限制而无法实现S2.的高速传输。通常为了解决这一矛盾，可使780的片上增强型051单片机仅用于辅助处理U设备请求和设备列举以及协调内部“大”端点和外部数据处理设备(如FA,ASIDSP,D等）的工作，这样B数据流就可绕过慢速的0单片机而直接从“大”端点FIF进入快速外部主设备或从外部主设备进入“大”端点IO,以实现U高速传输。由于C7C813“大”端点IF的读写是受外部数据处理设备控制的,所以这些FFO称为 le FIFO,上述这种实现S2.0高速传输的模式称为 SlavIFO模式。 Y803固件程序设计为方便应用开发，PES公司为Y7C8所属的E-SB FX系列提供了免费下载的Kel 环境下的UB固件库,以及C51编写的固件构架程序和一些典型应用的范例程序,这使得开发者只需理解U数据传输原理，而不用钻入艰深的U底层协议就可完成开发，从而大大缩短开发时间，以便把更多的精力放在外部接口设计上。 下面仅就固件程序设计进行论述,整个固件应用程序通常包含3个程序文件：设备描述符表文件,该文件详细记录了U外围设备的相关信息,这里需要注意的是设备描述符和端点描述符。设备描述符给出了的一般信息,其中 码十分重要，上位PC机根据这个码值才能正确加载U应用设备驱动程序。至于端点描述符,每个端点都有，上位PC机根据端点描述符的内容来决定每个端点的带宽要求。本设计用1个“大”端点E2来接收上位C机的显示数据；另用一个“小”端点E来处理上位机和通讯接口间开发者自定义的通讯协议，以使上位机可以在需要的时候查询已被传送的显示数据的接收状况,从而进一步保证显示数据的有序传输。C固件构架程序。该固件构架程序主要用于实现设备列举的诸多控制传输和U总线协议的相关工作,完成了USB与外部兼容设备所需的基本功能。该程序的核心函数 vid Spandod 称作设备请求剖析器,用于处理上位P机发送的标准US设备请求以实现USB设置命令。PP.C 开发者在相关范例应用程序的基础上通过修改或增加一些应用程序段而形成的面向实际的应用程序。本应用中主要修改了lve FIFO的操作方式以使lv FFO接收数据的速度能够达到最大值，所采用的设置方法如下：通过寄存器P2G可将EP2设置为UT端点。当需要首先考虑数据准确性时，可将该端点传输模式设置为批量传输,其最大包长为1字节,缓冲区（IO)。而当需要传输视频数据时，可将该端点的传输模式设置为同步传输,最大包长10字节,双缓冲区(FO)。通过寄存器2FCG设置下面的内容：将“大”端点E2设置为6位操作模式(一次可以操作个字节)以与 1位宽度总线匹配; 再设置该O端点为AOOUT模式,这样来自上位C机的数据就可以不通过C7C61上的85单片机，而是自动地填充相应的“大”端点FI。通过寄存器IONIG设置这样的工作模式：用C78产生ICL时钟,将该时钟作为片上SeFFO与外部主设备的工作时钟；数据的接收与发送设置为同步读写方式，这样在每个FL 时钟的上升沿就可以读写个字节,从而使数据读写速度可以达到6 be。本设计只使用了E这个“大”端点,而且已将其配置为UOOU操作模式。因此，CY7601可绕过片上801而自动将B数据接收到的中。需要增加的程序段是C7C6813片内5单片机根据上位机查询回应当前数据接收状况,这个程序段和普通的05单片机2串口通讯程序类似，不同的只是原来的2串行口中断被P IN和E1 OT这两个SB.0中断所替换，当E OT 端点收到上位机发来的数据时，将产生EOU中断来处理接收到的数据;同样当C76803片内0欲发往上位机的数据已通过 N发送完毕时，也会产生P1 IN中断以使片内8051可以在该端点放入新的发送数据。5 硬件设计图所示是FG与Y68 的连接图，除将IFK作为F输入时钟外，其它信号均在FP-A和Y7C601之间互连。由于PG片内RM很小,本系统还使用了一片88的高速静态A（型号为IS6LV02,读写周期为n)作为数据暂存器。PG与CY68、AM、VT6103的硬件连接见图2。从UB收到的来自上位P机数据最终将被远端安装在LE显示屏屏体内的显示控制部件中，当M被填入预定数量的显示数据时,GA会从中连续取出数据并送到与VT613连接的4位数据输出端口，613收到4位数据后，其内部会自动按照E2规范对该数据进行5转换位数据数据码为5位数据码重新编码，然后将5码送扰频器,再经片内整形后输出给以太网变压器，以驱动五类双绞线并将数据传给远端显示控制部件。6软件设计本系统的外部主设备接口逻辑采用VHDL硬件描述语言，利用TRA公司UARSI开发平台进行设计。软件设计是以A为核心的,主要由下面个并行执行的部分组成,在此每个部分分别设计为一个V进程poces:进程1：外部主设备FGA同步读写Y761“大”端点IF的时序逻辑 并把接收到的数据存入PGAF中。这部分只需要根据Slve FFO读写时序进行设计，Sae FO时序图如图所示。这里需要引起注意的是两个建立时间：其一是to,这个建立时间是从SOE拉低到 FF数据有效。其二是tR ,即从L信号拉低到第个同步读时钟上升沿的时间。这两个建立时间应大于等于CY8013数据手册规定的时间。由于该FA有9904 的片上RAM,这里使用其中4 yt的 R来生成F结构，这样从lveFI同步接收到的S数据就可以直接存入GA片上的 F-F中。图4是此进程的设计流程图。进程2：用于完成将F的IFO中数据写入8k A的设计。只要FA的F中有数据，则该进程启动，P会连续地把片内IF中取出的数据存入片外28k的高速静态RA（1)中，这个片外的1k R分为两个B区，两个区轮流接收来自F片内F的数据，当一个区接收完规定的显示数据后，FA会置位se da lag去启动进程，如果FPG片内FF中还有数据,则FPA会把R切换到另一个区继续接收片内FIF中的数据，其设计流程图如图所示。进程:此进程由send ta a信号启动,当发送数据标志被置位时，此进程启动。此后,F开始从已完成显示数据接收的RM区读取数据并送到4位宽度的数据输出口,此输出口与VT6相连。T0以2H时钟每次接收半个字节（4t）,然后经片内BB编码、整形后将数据由差分输出口T和T串行输出,以把数据从B.0接口模块发给外部的显示处理模块。其设计流程图如图所示。其中,T103 接收显示数据时序如图所示。每次接收bit后，芯片内部都将自动对每次接收到的数据进行处理并以1H的时钟频率串行差分输出给以太网变压器。