吉大20年9月课程考试《计算机组成原理》离线作业考核试题

吉林大学网络教育学院2019-2020学年第二学期期末考试计算机组成原理大作业学生姓名 专业 层次年级 学号 学习中心 成绩 年 月 日作业要求：大作业要求学生手写完成，提供手写文档的清晰扫描图片，并将图片添加到word文档内，最终wod文档上传平台，不允许学生提交其他格式文件（如JPG，RAR等非word文档格式），如有雷同、抄袭成绩按不及格处理。一 简答题 (共10题 ，总分值100分 )1. 设某机指令长为16位，每个操作数的地址码为6位，指令分为单地址指令、双地址指令和零地址指令。若双地址指令为K条，零地址指令为L条，问最多可有多少条单地址指令？ （10 分）答：操作数地址6位,则OP字长16-6*2=4位,则:双操作数最多设计24个,即24>=K单操作数(将一个操作数地址并入OP,OP现在是10位)最多设计(24-K)*26.所以(24-K)*26>=X无操作数(再将操作数地址并入OP)最多设计(24-K)*26-X*26个.所以(24-K)*25-X*26>=L将最后一个不等式移项得:X因此单操作数指令X最多(24-K)*26-L/(26)条。2. 某计算机的运算器为三总线（B1、B2、B3）结构，B1和B3通过控制信号G连通。算术逻辑部件ALU具有ADD、SUB、AND、OR、XOR等5种运算功能，其中SUB运算时ALU输入端为B1B2模式，移位器SH可进行直送（DM）、左移一位（SL）、右移一位（SR）3种操作。通用寄存器R0、R1、R2都有输入输出控制信号，用于控制寄存器的接收与发送，如下图所示。 （10 分）答:(1)4(R0)+(R1)R1R0B1，R0B2，ADD，SL，B3R0;R0B1，R1B2，ADD，DM，B3R1 (2)(R2)-(R1)/2R1R2B1，R1B2，SUB，SR，B3R1;(3)(R0)R2R0B1，R0B2，AND，DM，B3R2;(4)(R0)(R1)R0R0B1，R1B2，AND，DM，B3R0;(5)(R2)(R1)R2R0B1，R1B2，OR，DM，B3R2;(6)(R2)(R0)R0R2B1，R0B2，XOR，DM，B3R0;(7)0R0R0B1，R0B2，XOR，DM，B3R0;3. 什么叫寻址方式？有哪些基本的寻址方式？简述其寻址过程。 （10 分）答：寻址方式是指寻找指令中操作数所在地址的方法。 常用的寻址方式有：立即寻址、直接寻址、寄存器寻址、寄存器间接寻址、变址寻址、基址加变址、隐含寻址等。4. （10 分）读周期tRC是指对芯片进行两次连续读操作的最小间隔时间。行存储时间tRAC是指从CPU请求至第一个有效数据字的起始时延。5. 已知某机浮点数表示格式如下： 其中，浮点数尾数和阶码的基值均为2，阶码用移码表示，尾数用补码表示。设：x0.1101012001y0.1001012001试用浮点运算规则计算xy、xy、xy、x/y。（要求写出详细运算步骤，并进行规格化）。 （10 分）(要求写出详细运算步骤,并进行规格化)。解: 解：机器数x补0 01111 110101 y补1 10001 011011 y补0 10001 100101（1）xy 机器数xy补1 10000 010000 xy0.11000020对阶：e移e x移e y补011111111101110，ee xe y00010小阶对大阶：x补0 10001 001101xy补1 10000 010000 xy0.11000020（2）xyxy补0 10001 110010 xy0.11001021（3）xy xy0.11111020010.11111021阶码相加：e xe y移e x移e y补011110000110000尾数可采用定点补码乘法（双符号位）：S xS y补S x补S y补11.100001010111规格化：xy补1 01111 000010 xy0.11111020010.11111021（4）x/y尾数|S x|S y|，S x右移得：S x补00.011010，e x移10000，阶码相减：e xe y移e x移e y补100001111101111尾数用补码不恢复余数法：S x/S y补S x补S y补1.010011（恒置1）OR 1.010100（校正）规格化：x/y补1 01111 010011 OR 1 01111 010100x/y0.1011012001 OR 0.10110020016. 分别计算用二进制表示4位、5位、8位十进制数时所需要的最小二进制位的长度。 （10 分）答:7. CPU中有哪几个最主要的寄存器?它们的主要作用是什么? （10 分）答：（1）指令寄存器IR：指令寄存器用于存放当前正在执行的指令。当指令从主存取出后，经MDR传送到指令寄存器中，以便实现对一条指令执行的全部过程的控制。 （2）程序计数器PC：程序计数器又称指令计数器、指令地址寄存器，用于保证程序按规定的序列正确运行，并提供将要执行指令的指令地址。 （3）累加寄存器AC：用于暂存操作数据和操作结果。 （4）程序状态寄存器PSR：用于以存放程序的工作状态（如管态、目态等）和指令执行的结果特征（如ALU运算的结果为零、结果为负、结果溢出等），把它所存放的内容称为程序状态字（PSW）。PSW表明了系统的基本状态，是控制程序执行的重要依据。 （5）地址寄存器MAR：用于存放所要访问的主存单元的地址。它可以接受来自PC的指令地址，或接受来自地址形成部件的操作数地址。 （6）数据缓冲寄存器MDR（或MBR）：用于存放向主存写入的信息或从主存中读出的信息。8. 如图所示为一CPU的结构框图。（1）标明图中a、b、c、d四个寄存器的名称。（2）简述取指令的操作流程。（3）若加法指令格式与功能如下 其功能为：(AC)(D)AC试分析执行加法指令的操作流程。 （10 分）答：9. 比较舍入方法中截断法、恒置“1”法和0舍1入法的优缺点。 （10 分）答：截断法和恒置1法误差比较大;0舍1入法比较合理,但当保留部分为0.111时，会导致再次溢出。末位恒置1，在除法中非常有用。10. 某8位计算机采用单总线结构，地址总线17根（ ， 为高位），数据总线8根双向 ，控制信号 （高电平为读，低电平为写）。已知该机的I/O设备与主存统一编址，若地址空间从0连续编址，其地址空间分配如下：最低16K为系统程序区，由ROM芯片组成；紧接着48K为备用区，暂不连接芯片；接着60K为用户程序和数据空间，用静态RAM芯片组成；最后4K为I/O设备区。现有芯片如下：ROM：16k8位，其中 ：为片选信号，低电平有效， ：为读出控制，低电平读出有效。静态RAM：16K8位，其中 ：为片选信号，低电平有效， ：为写控制信号，低电平写，高电平读。译码器：38译码器。输出低电平有效。与非门：扇入系数不限。试画出主存芯片连接的逻辑图并写出各芯片地址分配表（假设存储器从0连续进行编址）。 （10 分）答： 共需5片，其中1片16K 8 ROM ，4片16K 8 SRAM 各芯片地址分配表00000H 03FFFH 系统程序区 16KB 04000H 0FFFFH 备用区 48KB 10000H 1EFFFH 用户程序区和数据空间 60KB 1F000H 1FFFFH I/O 设备区 4K0 0000 0000 0000 0000 0 0011 1111 1111 1111 A 16A 15A 14000 ROM 1片 0 0100 0000 0000 0000 0 1111 1111 1111 1111 备用区1 0000 0000 0000 0000 1 0011 1111 1111 1111 A 16A 15A 14100 16KRAM 第1片 1 0100 0000 0000 0000 1 0111 1111 1111 1111 A 16A 15A 14101 16KRAM 第2片 1 1000 0000 0000 0000 1 1011 1111 1111 1111 A 16A 15A 14110 16KRAM 第3片1 1100 0000 0000 0000 1 1110 1111 1111 1111 A 16A 15A 14111 A 13A 1211 12KRAM 第4片 1 1111 0000 0000 0000 1 1111 1111 1111 1111 A 16A 15A 14111 A 13A 1211 4K I/O 设备区0 0000 0000 0000 0000 0 0011 1111 1111 1111 00000H 03FFFH 0 0100 0000 0000 0000 0 1111 1111 1111 1111 04000H 0FFFFH 1 0000 0000 0000 0000 1 0011 1111 1111 1111 10000H 13FFFH 1 0100 0000 0000 0000 1 0111 1111 1111 1111 14000H 17FFFH 1 1000 0000 0000 0000 1 1011 1111 1111 1111 18000H 1BFFFH 1 1100 0000 0000 0000 1 1110 1111 1111 1111 1C000H 1EFFFH 1 1111 0000 0000 0000 1 1111 1111 1111 1111 1F000H 1FFFFH 主存芯片与CPU 的连接逻辑图