四川大学数字逻辑实验报告7

四川大学计算机学院数字逻辑实验实 验 报 告学号：2019141460083 姓名：张昊钰 专业：计算机科学与技术 班级：08 第 15 周 实验项目设计一个模 8 异步计数器和一个模 5 计数器实验时间2019.12.10实验目的 通过实验，深入理解计数器的工作原理，学会设计和使用计数器实验环境 Win7,Vivado14.2实验内容及步骤（含电路原理图/Verilog程序、管脚分配、仿真结果等；扩展内容也列入本栏） 实验步骤： （1）分析输入、输出；根据方程和 IP 核库判断需要使用的门电路以及个数。 （2）按照第二章模块化设计流程新建工程，并且导入正确的 IP 核，准备新建BlockDesign 文件。为了方便观察结果，使用时钟分频模块对时钟进行分频。（3）参考原理图，在导入的 IP 核中选择 JK_FF 和 lab_clk 进行 BlockDesign 设计。（4）BD 文件设计好之后，点击 GenerateOutputProducts 和 CreateHDLWrapper，之后进入 RTL 分析，进行引脚分配如下图： （5）把寄存器输入，清零端和置位端接到开关引脚上面，把输出接到 LED 灯引脚上面，把 CLK 接到时钟 W5 引脚上。 （6）引脚分配完成之后进行综合，分析，生成比特流。 （7）最后下载到实验板上面进行验证实验结果：将 K 端接入高电平后应观察到Q2Q1Q0 呈现 000-001-010-011-100-101-110-111-000 的循环。原理图如下：引脚分配图如下： 仿真图如下：（接上）实验内容及步骤（含电路原理图/Verilog程序、管脚分配、仿真结果等；扩展内容也列入本栏）由仿真图可以看出：Q2Q1Q0 呈现 000-001-010-011-100-101-110-111-000 的循环。符合实验要求，实验成功。模 5 计数器的原理图如下：实验结果分析按照实验原理图设计的模8异步计数器实现了应有功能，通过观察LED灯的明暗变化情况，验证了实验的正确性。并在此基础上自主完成了模5计数器的原理图。实验成功。实验方案的缺陷及改进意见 实验手册对CLK的功能实现缺少详细讲解，导致对CLK的输入端产生了疑惑，影响了实验的效率。心得体会、问题讨论 通过小组交流和讨论，初步了解了计数器的工作原理，并熟悉了vivado的更多初级功能，提高了实验的熟练度。指导老师评 议 成绩评定： 指导教师签名：实验报告说明 数字逻辑课程组实验名称 列入实验指导书相应的实验题目。实验目的 目的要明确，要抓住重点，可以从理论和实践两个方面考虑。可参考实验指导书的内容。在理论上，验证所学章节相关的真值表、逻辑表达式或逻辑图的实际应用，以使实验者获得深刻和系统的理解，在实践上，掌握使用软件平台及设计的技能技巧。一般需说明是验证型实验还是设计型实验，是创新型实验还是综合型实验。实验环境 实验用的软硬件环境（配置）。实验内容（含电路原理图/Verilog程序、管脚分配、仿真结果等；扩展内容也列入本栏） 这是实验报告极其重要的内容。这部分要写明经过哪几个步骤。可画出流程图，再配以相应的文字说明，这样既可以节省许多文字说明，又能使实验报告简明扼要，清楚明白。实验结果分析 数字逻辑的设计与实验结果的显示是否吻合，如出现异常，如何修正并得到正确的结果。实验方案的缺陷及改进意见 在实验过程中发现的问题，个人对问题的改进意见。心得体会、问题讨论 对本次实验的体会、思考和建议。