报时电子钟

目录一.设计总体思路、基本原理和框图 .21.框图 .22设计总体思路 .3二.单元模块设计 .31.秒信号发生器 .32.单稳态触发器 .63.时、分、秒计数器设计 .8（1）60 进制计数器 .9（2）24 进制计数器 .104.校时电路 .105.整点报时电路 .11三.仿真及总电路图 .13四硬件调试 .15五心得体会 .16六附录 .19七参考文献 .21.一.设计总体思路、基本原理和框图1.框图 电子钟原理框图整点报时秒振荡器24 进制时计数器译 码校分译 码 译 码60 进制秒计数器60 进制分计数器显 示 显 示校时显 示.2设计总体思路该电路系统由秒振荡器时分秒计数器，译码器，显示器,校正电路,整点报时器等组成.HZ 的秒信号是整个系统的时基信号,它直接决定着计时的精准.将秒信号送入秒计时器,秒计数器利用 74LS160 和74LS00 组成六十进制计数器,每六十秒发出一个分脉冲信号,该信号作为分计数器的时钟脉冲.分计数器也采用六十进制计数,每计六十分钟发出一个时脉冲信号,该信号用作时计数器的时动脉冲,时计数器采用二十四制计数器.显示译码电路将时、分、秒计数器的输出状态经四段显示译码器显示出来.整点报时电路是根据计时系统的输出状态整点前 10 秒内每两秒产生一脉冲信号,然后去驱动一个 LED 发光二极管,让其闪动五次.校时电路是用来对时、分、秒显示数字进行校对调整的.二.单元模块设计1.秒信号发生器秒信号发生器是数字电子时钟的核心部分,它的精度和稳定度决定了数字钟的质量.本系统采用 555 定时器来实现 1HZ 的秒信号.555 定时器功能表:.输 入 输 出复位R0TR TH Q 三极管的状态011111X1/3V CC1/3V CC1/3V CC1/3V CC1/3V CCX2/3 VCC2/3 VCC<2/3 VCC<2/3 VCC011001导通截止截止导通导通截止电路图如下：.产生秒信号的电路有多种，该试验由 555 定时器组成多谐振荡器，输出为秒脉冲，如图 2 所示。工作原理：接通电源 Vcc 后，Vcc 经电阻 R1 和 R2 对电容 C 充电，其电压 UC 由 0 按指数规律上升。当 UC2/3VCC 时，电压比较器 C1.和 C2 的输出分别为 UC1=0、UC2=1，基本 RS 触发器被置 0，Q=0、=1,输出 u0跃到低点平 Uol。与此同时，放电管 V 导通，电容 C 经电阻 R2 和放电管 V 放电，电路进入暂稳态。随着电容 C 放电，uc 下降到 uc1/3Vcc 时，则电压比较器C1 和 C2 的输出为 uc1=1、uc2=0，基本 RS 触发器被置 1，Q=1，Q=0，输出 u0 由低点平 Uol 跃到高电平 Uoh。同时，因=0，放电管 V 截止，电源 Vcc 又经过电阻 R1 和 R2 对电容 C 充电。电路又返回前一个暂稳态。因此，电容 C 上的电压 uc 将在 2/3Vcc 和 1/3Vcc 之间来回充电和放电，从而使电路产生了振荡，输出矩形脉冲。多谐震荡周 T 为：T=tw1+tw2。tw1 为电容 C 上的电压由 1/3Vcc 充到 2/3Vcc 所需的时间，充电回路的时间常数为 R2C。tw2 可用下式估算tw1=（ R1+R2）Cln2 0.7（R1+R2）Ctw2 为电容 C 上的电压由 2/3Vcc 下降到 1/3Vcc 所需的时间，放电回路的时间常数为 R2C。tw2 可用下式估算tw2=R2Cln0.7R2C所以，多谐振荡器的振荡频率周期 T 为T =tw1+tw20.7（R1+2R2）C振荡频率为f =1/T=1/0.7（R1+2R2）C.2.单稳态触发器单稳态触发器的特点是电路有一个稳定状态和一个暂稳状态。在触发信号作用下，电路将由稳态翻转到 暂稳态，暂稳态是一个不能长久保持的状态，由于电路中 RC 延时环节的作用，经过一段时间后，电路会自 动返回到稳态，并在输出端获得一个脉冲宽度为 tw 的矩形波。在单稳态触发器中，输出的脉冲宽度 tw，就 是暂稳态的维持时间，其长短取决于电路的参数值。由 555 构成的单稳态触发器电路及工作波形如图 1 所示。图中 R，C 为外接定时元件，输人的触发信号 ui 接 在低电平触发端（2 脚）。稳态时，输出 uo 为低电平，即无触发器信号（ui 为高电平）时，电路处于稳定状态输出低电平。在 ui 负脉冲作用下，低电平触发端得到低于（1/3）Vcc，触发信号，输出 uo 为高电平，放电管 VT 截止，电 路进入暂稳态，定时开始。在暂稳态期间，电源VccR C地，对电容充电，充电时间常数TRC，uc 按指数规律上升。当电容 两端电压 uc 上升到（2/3）Vcc 后，6 端为高电平，输出 uo 变为低电平，放电管 VT 导通，定时电容 C 充电结束 ，即.暂稳态结束。电路恢复到稳态 uo 为低电平的状态。当第二个触发脉冲到来时，又重复上述过程。.可见，输人一个负脉冲，就可以得到一个宽度一定的正脉冲输出，其脉冲宽度tw 取决于电容器由 0 充电到 （2/3）Vcc，所需要的时间。可得这种电路产生的脉冲宽度莎 w 与定时元件 R，C 大小有关，通常 R 的取值为几百欧至几兆欧，电容取值为几 百皮法到几百微法。3.时、分、秒计数器设计秒、分都是六十进制,时却是二十四进制.实现这些不同的进制采用中规模集成计数器 74LS160 来设计.采用 74LS160 的“置零”功能，当置零端接低电平时，可实现十进制的计数器。74160 功能表：.它的主要功能为：异步清除：当 CLK=0 时，无论有无 CLK，计数器立即清零，QD-QA 均为0，称为异步清除。同步预置：当 LOAD=0 时，在时钟脉冲上升沿的作用下，QD=D，QC=C，QB=B，QA=A。当使能端 ENP=ENT=1 时，计数器计数。锁存：当使能端 ENP=0 或 ENT=0 时，计数器禁止计数，为锁存状态。（1）.60 进制计数器电路图如下:.先用两片 74LS160 接成 100 进制计数器.即高位使能端 ENP,ENT 都接低位的进位输出 RCO.两片 160 的置数端 LOAD都接高电位,使其无效.置零端 CLR也接在一起使其同时置零，再接 60 进制计数器.将高位接成六进制即可.具体说来,当 QDQCQBQA=0110(6)时,把为高电位的 QCQB 通过一与非门输出一个低电位给 CLR|,从而把输出端都为置 0.从而高位由 0 到 5,低位由 0 到 9 ,进而实现了 00 到 59 的六十进制的计数器.(2).24 进制计数器电路图如下:.同样,24 进制计数器也是先接成 100 进制的,然后也是再通过置零实现 24进制的.就是当高位 QB=1 时且低位 QCQBQA=100 时,置零端工作,使计数器输出端为 0.即从 00 到 23,实现了时的二十四制.4.校时电路此电路主要实现电子钟每个位上的校时，主要原理是通过与非门的 0，1 特性，在校时脉冲和进位脉冲间转换。.秒进位秒振荡器上图为分的校时电路。控制开关与输入信号 CP 与非后与秒的进位输出接入一与非门，接入计数脉冲，在正常计数时，开关 2 应断开。由于 74160 为 10进制计数器，当计数到 9 时，会在 RCO 端产生一个 1 的脉冲（RCO 平时为 0） 。将这个信号反向后，同开关和校时脉冲的与非结果进行与非，输出信号再度反向后作为下一级的输入信号。时的校时电路类似。.5.整点报时电路本系统也有简单的报时电路。当整点前 10 秒，电路使发光二极管闪烁 5次，周期为 2 秒。即当分钟到达 59 分时，秒到达 50 秒时，到整点的十秒内，秒个位 QA 电位变化为 0101010101，恰好出现了 5 次 1，于是可利用这点，用一与门记下这五次，然后去驱动发光二极管 LED 发光五次。当 59 分 59 秒时，用以与非门几下此点，接入 555 单稳态触发器，使最后一次发光时间延时为两秒。从而又实现了整点前 10 秒发光二极管闪烁 5 次，四短一长的任务。真值表如下：.长音部分接线图如下59 分 58 秒三.仿真及总接线图打开 EWB512 仿真软件，调出设计的电路图，点击右上角开关键，即可看到结果。具体电路图见下面总接线图。在 EWB 上可以清楚见到一个理想情况下的数字时钟。当开关闭合时，秒钟以1HZ 的频率跳动，显示 00 到 59。每计完六十个脉冲后，分钟就跳动一次，也显示 00 到 59。分钟计完一次六十后，时钟也开始跳动，计时开始！当调分开关闭合时，分针以 1HZ 的频率跳动，快速调整到标准时间，再断开开关，即完成了校分。调时也一样。当显示时间到达整点前十秒内时，即分针到达 59.且秒针到达 50 时，报时电路开始工作，分别在 50、52、54、56、58 秒时驱动发光二极管闪烁五次，前四次发光时间为一秒，最后一次为两秒，完成报时功能！总接线图.四硬件调试实验箱接线图做完了仿真，便可以开始接线了，这是困难才真正开始！实物接线可是需要极大的耐心、不断的重复与尝试。首先要考虑怎样合理布局芯片，电子钟需要的芯片特别多，仅 74160 就需要 6 个，还有与非门、或非门、或门等。大概安排好芯片的布局，就要耐心的.测试每根线没个插孔是否能用，以避免有坏线坏孔影响整个电路。对照电路图，由秒计数器开始，分模块检测是否正确显示，才能开始下一步的接线。因为对电路图很熟悉，接线也很快，问题在于某些插孔不紧，线很容易松动，稍不留心就会弄乱之前接好的线，越往后面越是小心翼翼，担心一粗心就前功尽弃，真是件费心的事情啊。接到分计数器时遇到了很大的问题，分的接线与秒完全相同，但显示就是不稳定，我们不停地换线换孔，重接了许多遍也没解决，实在不知道问题出在哪里。后来无心地把两片 160 的置零端都接到高电平，显示器的跳动竟然稳定下来了。考虑到进度，我们先把这个问题搁置了下来，继续接时计数器。等时、分、秒都接完，拔下之前分接高电平的线，六个显示器的跳动都正常了，也很稳定，看来之前的不稳定是干扰造成的。五心得体会为期两个星期的数字电子实习结束了，这两周里我过的非常充实。从设计电路图到接线，我付出了很多，也收获了。最高兴的是圆满完成了任务，付出的努力获得了回报。刚刚接到任务书，听到做电子钟，觉得挺简单，但着手画电路图却不知从.何下手。在网上找了很多资料，复习了数子电子技术基础里常用元器件知识，脑海里才渐渐有了大概的框架