陈建铎全套配套课件微机原理与接口技术 第2章
第2章 32 64位微处理器的组成原理 2 1 80486 CPU内部组成 2 2 80486 CPU工作方式 2 3 80486存储器体系结构 2 4 浮点运算器 2 5 Pentium微处理器 2 6 64位微处理器的组成与特点 2 1 80486 CPU内部组组成 2 1 1 80486 CPU主要功能与特点 2 1 2 80486 CPU内部组成 2 1 1 80486 CPU主要功能与特点 80486是把浮点运算器 I O处处理器的功能融入同一芯片的全32位的 微处处理器 是在CISC基础础上采用了RISC的设计设计 思想 因而既带带有 CISC特点 又具备备RISC的特点 增加了数据线线的宽宽度 除整型运算之 外 可直接进进行浮点运算 1 设设有浮点运算器FPU和8KB程序 数据Cache 支持二级级Cache 结结构 整型数据字长长32位 提高了数据处处理和浮点运算的能力 2 内部Cache与主存 外存构成三层层次的存储储体系 通过过存储储器 管理部件MMU实现实现 段页页式管理 构成64TB的虚拟拟存储储器 并提供4级级 保护护模式 3 采用RISC设计设计 思想 同时带时带 有CISC的特征 可与以往的 80 x86兼容 4 采用流水线线技术术 即地址流水线线和指令流水线线 可对对多条指令 并行处处理 5 在总线总线 接口设设有成组传组传 送电电路 可按32位成组传组传 送 即用5个 时钟节时钟节 拍连续传连续传 送4个字 6 增加了浮点运算指令 支持IEEE标标准所规规定的32位 64位和80 位的浮点运算 而且 可与整型运算并行操作 7 有三种工作模式 即实实地址方式 保护护方式和虚拟拟8086方式 8 采用单单倍频时钟频时钟 简简化了时钟电时钟电 路 且提高了CPU的速度 2 1 2 80486 CPU内部组成 1 基本组成 80486基本组成如图2 1所示 内含120万个晶体管 包括总线接口部 件 指令预取部件 指令译码部件 控制与保护部件 算术与逻辑运算 部件 浮点运算器FPU 分段与分页部件及8KB Cache等 各部件可独立工作 也可与其它部件并行工作 1 总线接口部件BIU 在内部 通过三条32位总线与指令预取部件 和高速缓冲存储器Cache连接 在外部 控制数据的传送 支持猝发传 送方式 一次读取连续4个32位的数据或指令块 另外 还设置有4个32 位数据写缓冲器 2 指令预取部件IPU 从高速缓冲存储器中取指令 并送入指令 队列 等候执行 指令队列有32个字节 队列中有空字节单元 预取部 件即刻获取总线控制权 预取下一条或多条指令 送入指令队列 取指 令与指令执行同时并行操作 图2 1 80486CPU内部组成 3 高速缓缓冲存储储器Cache 80486内部集成有8KB高速Cache 采用四路组组相联联映象方式 程序 数据共用 通过过16字节宽节宽 度的内部数据总线总线 与取指令部件连连接 加快 了访问访问 主存的速度 减轻轻了系统总线统总线 的负载负载 内部Cache采用 全写法 也称为为写贯贯穿 方式进进行写入操作 4 指令译码译码 部件IDU 负责负责 从指令预预取队队列中取指令 译码译码 并转换转换 成指令微代码码的入 口地址和操作数地址 存入译码译码 器的队队列中 译码译码 器队队列中可存放3条 指令的译码译码 信息 指令译码译码 信息被取出后 微代码码地址送控制ROM 以取相应应的微指 令 执执行 操作数地址送存储储器管理部件 读读 写操作数 5 控制与保护护部件 负责负责 从指令译码队译码队 列中取指令微代码码地址 并根据微代码码地址从控制ROM中取出相应应的微代码码 执执行 在CISC计计 算机中 指令的执执行过过程就是依次执执行其微代码码的过过程 80486采用了RISC技术术 对对一部分指令可直接译码译码 执执行 6 算术逻辑术逻辑 运算部件 包括算术逻辑单术逻辑单 元ALU 8个通用寄存器 若干个专专用寄存器 一个桶形移位器等 负责执负责执 行算术术与逻辑逻辑 运算 它通过过内部64位数据总线总线 与高速缓缓冲存储储器Cache 浮点运算部件 FPU 分段部件进进行数据传传送 以执执行各类类算术逻辑术逻辑 运算指令 桶形 移位器是为为了加快移位指令 乘除指令的执执行而设设置的 即快速左右移 位 7 浮点运算部件FPU Floating point unit 也称为为浮点运算器 能 处处理一般实实数运算 还还能完成对对数 指数 三角函数等复杂杂运算 由于浮 点运算器集成在同一芯片中 可与其它部件并行操作 8 分段部件与分页页部件 在80486内部设设有存储储器管理部件MMU 由分段部件 分页页部件和高速Cache组组成 在80486CPU内部有6个16位的 段寄存器 用来实现实现 主存分段管理 在实实地址方式下 段基址左移4位与偏移地址相加 生成20位线线性地址 在保护护方式下 段寄存器存放选择选择 符 根据选择选择 符取描述符 通过过描 述符把逻辑逻辑 地址转换转换 成32位线线性地址 为为了数据安全 设设有4级级保护护 在分页页部件内部还设还设 有一个称为为后援缓缓冲器 TLB 作为页为页 地址变换变换 中的快表 1 通用寄存器 有8个32位通用寄 存器 如图图2 2所示 表示为为EAX EBX ECX EDX ESI EDI EBP和ESP 主 要用于存放数据或地 址偏移量 2 内部寄存器 在80486CPU中设设有8种类类型的寄存器 即通用寄存器 指令指针针寄 存器 状态标态标 志寄存器 段寄存器 控制寄存器 系统统地址寄存器 调调 试试与测试测试 寄存器及浮点寄存器等 且与8086 80286 80386和80387的同 类类寄存器兼容 图2 2 通用寄存器 低16位可单单独使用 其功能与8086的通用寄存器相同 其中AX BX CX DX又可分为为高字节节和低字节节 除通用 存放数据之外 还还有一些专专 门门的用途 EAX 累加器 EBX 基址寄存器 ECX 在LOOP循环环指令和字符串处处理时时 隐隐含为计为计 数器 EDX 数据寄存器 与EAX组组成64位乘积积或被除数寄存器 ESI 源变变址寄存器 EDI 目的变变址寄存器 EBP 基址指针针寄存器 ESP 堆栈栈指针针寄存器 2 指令指针针寄存器 EIP 32位 存放下一条指令的偏移地址 低16位也可单单独使用即IP 3 状态标态标 志寄存器 EFLAGS 32位 如图图2 3所示 低16位命名为为FLAGS 与8086的状 态标态标 志寄存器基本相同 条件状态标态标 志 OF Overflow Flag 溢出标标志 SF Sign Flog 符号标标志 也称为负标为负标 志 ZF Zero Flag 零标标志 CF Carry Flag 进进位标标志 AF Auxiliary Carry Flag 辅辅助进进位标标志 PF Parity Flag 奇偶标标志 也称为为偶标标志 NF 任务务嵌套标标志位 为为1时时 表明当前任务务嵌套在前一个任务务中 IOPL I O特权级标权级标 志位 取值为值为 0 1 2或3 表示执执行I O指令的4 个特权级别权级别 图2 3 标志寄存器EFLAGS 控制状态标态标 志 DF Direction Flag 方向标标志 IF Interrupt Flag 中断允许标许标 志 TF Trap Flag 陷阱标标志 也称为为跟踪标标志 TF置1时时CPU单单步 执执行指令 AC 对对准标标志位 该该位置1 且寄存器CR0的AM位也置1时时 CPU将 在访问访问 存储储器时时 对对其地址按字 双字或4倍字进进行对对准检查检查 VM 虚拟8086方式位 标志在保护模式下 若VM置1 则微处理器工 作方式转换为虚拟8086方式 若该位清0 则返回保护方式 RF 恢复标志位 该位置1 即使遇到断点或调试故障 均被忽略 4 段描述符与段寄存器 80486对存储器段的访问采用的是段描述符管理方式 它为每一个存 储段如图2 4所示定义了一个8字节的数据结构 称为段描述符 其中包 括32位段基地址 20位界限值和12位访问控制属性 将相关段描述符放 置在一起 构成一个表 称为段描述符表 CPU若要访问某一段内的信息 首先要从段描述符表中取得该段的 描述符 然后根据描述符提供的段基址 段界限和访问控制属性 访问 段内数据 其示意如图2 5所示 图2 5 段寄存器与描述符 图2 5 段寄存器与描述符 图2 4 段描述符 80486设设置6个16位的段寄存器 即CS DS SS ES FS和GS 其中CS DS SS分别别用作程序代码码段 数据段和堆栈栈段的段寄存器 ES FS和GS作为为附加段寄存器 在实地址和虚拟8086方式下 分别存放段基址 保护方式下作为选择器 每个段寄存器隐含一个不可访问的段描述符 寄存器 存放由选择符寻址的描述符 选择符高13位表示段描述表的地 址 低3位表示段描述符的类型和特权 如图2 6所示 图2 6 段寄存器与段描述符寄存器 5 描述符表与系统地址寄存器 80486中描述符表主要有4个 有4个地址寄存器用来存放系统描述符 表所在存储器中的段基址 界限值和段属性 全局描述符表GDT Global Descriptor Table 用于存放操作系统和各任务公用的描述符 比如公用的数据和代码段 描述符 各任务的TSS描述符和LDT描述符等 局部描述符表LDT Local Descriptor Table 用于存放各个任务的私有描述符 如本任务的代码段描述符和数据段 描述符等 中断描述符表IDT Interrupt Descriptor Table 用于存放系统中断描述符 任务状态段TSS Task State Segment 用于存放各个任务的私有运行状态信息描述符 系统描述符表在存储器中的段基地址和界限值由系统地址寄存器指定 如图2 7所示 GDTR和IDTR分别 存放GDT和IDT所在段 的32位基地址以及16位 的界限值 界限值16位 描述符表最大长度为 64KB 每个描述符8个 字节 故可存放8K个描 述符 80486有256个中断源 IDT表最多有256个中 断描述符 LDTR存放当前任务描述符LDT所在段 的选择符及段描述符 TR存放当前任务状 态段TSS所在段的选择符及其段描述符 图2 7 系统地址寄存器 控制寄存器CR0 低16位也称为为状态态字MSW 分为为5类类 即工作模式控制位PG与 PE 片内高速缓缓冲存储储器控制位CD与NW 浮点运算控制位TS EM MP NE 对对准控制位AM以及页页写保护护控制位WP 下面分 别别予以说说明 6 控制寄存器 80486有4个32位的控制寄存器CR0 CR3 其作用是存放全局性 的机器状态和设置控制位 如图2 8所示 图2 8 80486控制寄存器 PE 保护护方式允许许位 置1 CPU转转入保护护方式 清0 返回实实地址方 式 MP 协处协处 理器控制位 置1 表示有协处协处 理器 否则则 没有 80486 该该位清0 EM 模拟协处拟协处 理器控制位 置1 在执执行数值值指令时产时产 生协处协处 理器不 能使用的异常中断 对对于80486微处处理器 该该位必须须置1 TS 任务转换务转换 控制位 在保护护模式中 置1表示任务转换务转换 80486的清 除任务务切换标换标 志指令CLTS可将该该位清0 NE 数字异常中断控制位 置1时时 若执执行浮点指令发发生故障 允许产许产 生异常报报告 该该位清0 且IGNNE输输入有效 则则不产产生异常在报报告 清0 且IGNNE输输入无效时时 数值错值错 将使处处理器停止运行 并等待一次中断 WP 写保护护控制位 置1 禁止管理级级的写操作写入用户级户级 的页页上 清 0 允许许写入 NW 全写法 控制位 清0 Cache按全写法工作 否则则 只写入 Cache 而不写入主存 CD Cache允许许位 用来控制是否使用片内Cache 置
