数字电子钟的原理与设计毕业设计说明

毕业设计说明书课题名称: 数字电子钟的原理与设计 学生姓名 专 业 班 级 时 间 指导教师 电子信息与自动化工程系电子信息工程技术 目 录摘 要 3前 言 4第一章 理论分析1.1 设计方案 51.2 设计目的 51.3 设计指标 61.4 工作原理及其组成框图 6 第二章 系统设计2.1 多谐振荡器 8 2.2 计数器 .10 2.3 六十进制电路 .122.4 译码与LED显示器 132.5 校时电路 .14 2.6 电子时钟原理图 15 2.7 仿真与检测 162.8 部分元器件芯片结构图 .182.9 误差分析 19 第三章 小结心得体会 .20致谢 21参考文献 .22摘 要 时钟，自从它发明的那天起，就成为人类的朋友，但随着时间的推移，科学技术的断发展，人们对时间计量的精度要求越来越高，应用越来越广。怎样让时钟更好的为人民服务，怎样让我仌的老朋友焕发青呢？这就要求人们不断设计出新型时钟。在这次的毕业设计中,针对一系列问题,设计亂如下子钟。本系由555多谐振荡器，分频器，计数器，译码器，LED显示器和校时电路组成，采甈了CMOS系列（双列直提式）中小规模集成芯片。总体方案手机由主题电路和扩展电路两大分组成。其中丹体电路完成数字钟的基本功能，扩展电路完成数字钟的扩展功能，进行了各单元设计，总体调试。关键词：555多谐振荡器;分频器；计数器；译码器；LED显示器前言 20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。数字钟已成为人们日常生活中：必不可少的必需品，广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、集成电路有体积小、功耗小、功能多、携带方便等优点，因此在许多电子设备中被广泛使用。电子钟是人们日常生活中常用的计时工具，而数字式电子钟又有其体积小、重量轻、走时准确、结构简单、耗电量少等优点而在生活中被广泛应用，因此本次设计就用数字集成电路和一些简单的逻辑门电路来设计一个数字式电子钟，使其完成时间及星期的显示功能。本次设计以数字电子为主，分别对1S时钟信号源、秒计时显示、分计时显示、小时计时显示、整点报时及校时电路进行设计，然后将它们组合，来完成时、分、秒的显示并且有走时校准的功能。并通过本次设计加深对数字电子技术的理解以及更熟练使用计数器、触发器和各种逻辑门电路的能力。电路主要使用集成计数器，例如CD4060、CD4518，译码集成电路，例如CD4511，LED数码管及各种门电路和基本的触发器等，电路使用5号电池共电，很适合在日常生活中使用。本次毕业设计得到武汉软件工程职业学院电子信息与自动化工程系游家发老师的大力支持，他提出了许多的意见和建议，在此表示衷心的感谢。由于本人能力有限，在设计中难免会出现错误与不足，希望各位老师及读者给予批评并提出宝贵意见。第一章 理论分析1.1设计方案 我们小组设计的是可校时、报时电子时钟，本来的目标是设计一个时间可定的定时开关，后来觉得难度比较大，所以把其简化为现在这个题目。目标是实现一个可以设置2个按键，分别可以给电路的时位和分位增加时间，从而实现时间可以调节的功能（秒位调时没有多大意义）。方案：首先要实现一个24小时制的可自动清零时钟。在此基础上添加校时功能。1 先由石英晶体振荡器及分频电路构成的秒脉冲信号发生电路或555多谐振荡电路构成输出固定频率的脉冲信号。2 用多片芯片构成秒，分，时电路。3 各输出分别接秒，分，时显示器4 在时钟信号输出的基础上，用逻辑电路构成报时电路，当整点与半点的（52，54，56，58，59秒）分别输出高点平。5 在分与时的74160的输入信号端并入开关信号，实现手动加时。1.2设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，节省了电能。因此得到了广泛的使用。数字钟是一种典型的数字电路，包括了组合逻辑电路和时序电路。通过设计加深对刚刚学习了的数字电子技术的认识。我们此次设计数字钟是为了了解数字钟的原理，加深对我们所学知识的了解和认识、以及知识迁移的能力。而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。且由于数字钟包括组合逻辑电路和时叙电路，通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法，以及各种电路之间的怎样联系起来的。1. 熟悉集成电路的引脚安排。2. 掌握数字钟的设计方法和和计数器相互级联的方法。3. 掌握各芯片的逻辑功能及使用方法。进一步掌握数字系 统的设计和数字系统功能的测试方法4. 进一步掌握数字系统的制作和布线方法，了解面包板结构及其接线方法。4. 了解摰字钟暄组成及工作原理。5. 熟悉数字钟的设计与制作。1.3设计指标1. 设计功能1）旖间以24小时为一个周期；2）显示时、分、秒；3）有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；2设计要求1）画出电路原理图（或仿真电路图）；2）元器件参数选择；3制作要求 自行装配和调试缌并能发现问题和解决问题。4编写设计报告 写出设计与制作的全过程，附上有关资料咈图纸，有心得体会。1.4工作原理及其组成框图 数字电子钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和报时功能。因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校时电路、报时电路和振荡器组成。主电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态用七段显示译码器译码，通过七段显示器显示出来。整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整。数字电子钟一般由六个部分组成，其中振荡器和分频器组成标准的秒信号发生器，由不同进制的计数器、译码器和显示器组成计时系统。秒信号送入计时器进行计数，把累计的结果以“时”、“分”、“秒”的十进制数字显示出来。“时” 显示由二十四进制计数器、译码器和显示器构成，“分”、“秒”显示分别由六十进制计数器、译码器和显示器构成。数字电子钟逻辑框图如图所示。它由555多谐振荡器，分频器，计数器，译码显示器和校正电路组成。 时显示器分显示器秒显示器 时译码器分译码器秒译码器 时计数器 分计数器振荡器分频电路 图 1第二章 系统设计2.1多谐振荡器振荡器是计时器的核心，主要用来产生时间标准信号，也叫基信号。数字钟的精确主要取决于时间标准信号的频率及稳定度。振荡器的频率越高，计时的精度就越高，但耗电量将增大。石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率调整。它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振动，有了机械振动，就会在相应的垂直面上产生电场，从而使机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限制时，才达到最后稳定，这种压电谐的频率即为晶体振荡器的固有频率如果精度要求不高，可采用集成电路555定时器与RC组成的多谐振荡器。（1） 石英晶体振荡器常见石英晶体振荡器的频率fo=32768Hz.振荡器主要由石英晶体、电阻、电容和反相器组成。其电路及参数如图所示： 图 2 如图所示为电子手表集成电路（如5C 702）中的晶体振荡器电路，常取日振的频率为32768HZ，因其内部有15级分频集成电路，所以输出端正好可得到1HZ的标准脉冲。 Rf为反馈电阻（10-100兆欧姆），反馈电阻的作用是为CMOS反相器提供偏置，使其工作在放大状态。 C1是频率微调电容，改变C1可对振荡器频率作微量调整。C1采用22PF半可调电容。C2是温度特性校正用的电容，采用20PF。电容C1 C2与晶体共同构成3pi型网络，妌成对振荡频率的控制，并提供必要的180度相移。（2） 集成电路定时器555与RC绀成犄多谐振荡器,如下图所示：图 3这里选用555构成的多谐挧荡器产生固定频率的秒脉冲信号设振荡器的频率fo=103Hz。图中10 k电位器可微调振荡器的输出频率fo。计算参数如下： T=t1+t2=1ms t1=0.7(R1+Rp+B2)C1 t2=0.7R2C1若选定占空比为q=0.6，可得