四通道ad采样四通道da回放信号处理板mfss6842硬件说明书

四通道四通道AD采样四通道采样四通道 DA DA 回放信号处理板回放信号处理板 MFSS6842 硬件说明书硬件说明书 V1.1.1 2008 上海宇志 2008 上海宇志 版本修订 版本修订 高 级 软 件 无 线 电 平 台 MFSS6842 1 最新版： V1.1.1 完成于2011/12/05 版权声明版权声明 © 2008，上海宇志通信技术有限公司。 非商业用途的复制、转载、摘编、修改、抄袭本文档内容，务必注明出处。 提示提示 上海宇志建议客户在决定购买产品或者服务，以及确信任何公开信息之前， 阅读有关产品的最新说明。 联系我们 联系我们 上海市杨浦区国定东路2758号1313B室（绿地汇创国际） Tel/Fax: 021- 35317305 Email: SPL_20100518126 QQ在线: 174632971 2 上海宇志通信技术有限公司 1 目目 录录 第一部分 硬件资源配置 2 第二部分 各功能模块硬件连接关系 4 一、电源部分 4 二、DSP（TMS320C6713）部分 5 三、FPGA（EP2S90F1020I4）部分 17 四、两路 IDE 磁盘阵列存储接口 . 17 五、两片 SDRAM（MT48LC4M32B2）部分 . 22 六、两片 SRAM（IS61LV25616）部分 . 27 七、USB2.0（CY7C68013）接口部分 28 八、四通道 AD 采样部分 29 九、四通道 DA 回放部分 30 十、时钟管理部分 . 31 十一、RS232 电路(UART) . 32 十二、RS422 电路 . 33 十三、RTC 实时时钟电路 . 33 上海宇志通信技术有限公司 2 第一部分第一部分 硬件资源配置硬件资源配置 主要用途： 主要用途： ? 多通道高速 AD 采样 ? 多通道高速信号 DA 回放 ? 阵列平台多天线干扰源产生研究 ? 阵列平台多天线抗干扰研究 ? 现代信号处理类通用开发平台 ? 磁盘阵列存储 ? 软件无线电基带处理模拟中频发送/接收板 板上资源： 板上资源： ? 采用 TI 公司的高速浮点型处理器 TMS320C6713B 主频300MHz，达 2400MIPS，具有强大的通用信号处理能力； ? 采用 ALTERA 高速高性能 FPGA 芯片 StratixII EP2S90F1020I4，门数资源非 常丰富，可满足目前绝大多数的信号处理硬件编程和控制能力； ? 四通道 AD 采样， AD 采用 Analog Device 公司 AD9233芯片， 是一款单芯片、 12位、125 MSPS 模数转换器（ADC），采用1.8 V 单电源供电，内置一个高 性能采样保持放大器（SHA）和片内基准电压源，最高采样率可达125MHz， 12位分辩率，模拟带宽最高可达650MHz，可做射频直接带通采样，采样板 AD 芯片引脚兼容 AD9246，可升级到14位 AD 采样； ? 四通道 DA 回放，采用 Analog 高速14位 DA 转换芯片 AD9744-210，最高回 放速率可过210M， 完成八通道 DA 回放功能， 接口采用全差分至单端转换驱 动输出，DA 通道对应满幅度信号回放时，对应模拟输出端口可获得0dBm 的信号功率。 ? 板上参考时钟晶振： 10MHz， 1PPM， 0.5Vpp 温补晶振(可外供参考时钟输入， 板上时钟亦可输出做为其它电路的参考时钟源) ? 1片×16Mb 16位总线 FLASH 芯片，用于存储 DSP 运行代码和大量用户非易 失性数据； 上海宇志通信技术有限公司 3 ? 1片×128Mb 32位总线 SDRAM，与 DSP 总线连接； ? 2片×128Mb 32位总线 SDRAM，做 IDE 磁盘阵列缓存； ? 2片×4Mb 16位总线 SRAM，扩展 FPGA 外部存储器资源； ? 1片×64Kb EEPROM，用于存储用户非易失性数据； ? 1个高精度实时时钟模块（RTC），保存实时时间信息，掉电不丢失； ? 7个用户指示灯； ? 1个系统复位按键； ? 1个配置拨码开关； 接口类型： 接口类型： ? 1个 FPGA AS 接口； ? 1个 FPGA JTAG 接口； ? 1个 DSP JTAG 接口； ? 4个 RS232串行口； ? 2个差分422串行口； ? 1个 USB2.0接口，接口芯片为 Cypress 的 CY7C68013，支持480Mbits 高速传 输； ? 2个磁盘 IDE 接口，最多可支持两个磁盘同时工作； ? 20个扩展 IO 口，方便用户扩展接口； ? 1路板上10MHz 时钟输出，MCX 接头； ? 1路外部10MHz 参考时钟输入，MCX 接头 ? 4个高速 FPGA IO 扩展口，SMA 接口输入/输出； 上海宇志通信技术有限公司 4 第二部分第二部分 各功能模块硬件连接关系各功能模块硬件连接关系 硬件连接结构如下图所示 一、电源部分一、电源部分 板上电源采用5V 外部供电，电源通过板上的 50 芯 SCSI 接口引入，如下 图 1.1 所示 上海宇志通信技术有限公司 5 图 1.1 +5V 电源供电主要分两部分，第一部分是数字基带处理部分，主要供给 DSP、 FPGA 以及外围数字电路模块芯片， 第二部分是供应模拟 AD 采样 DA 回放部分， 主要供给前端 AD 驱动放大、AD 模拟通道、DA 前端驱动输出以及 DA 模拟通 道。数字基带处理部分供电中，分别经 U46 和 U51 产生 D3.3V（3.3V）电压， 经 U48 产生 D1.2V（1.2V）电压，其中 D3.3V 分别给 DSP 和 FPGA 的 IO 口及 其周边芯片 SDRAM 等供电，D1.2V 给 DSP 和 FPGA 的核电压供电；经 U53 和 U50 产生 1.8V 电压，分别给 U5、U7、U11、U13（AD9233）供应模拟电压；经 U47 产生 3.0V 电压，供给 AD 前端驱动供电路，经 U49 产生5V 模拟电压，供 应 DA 前端驱动回放供电电路。接收板正常工作消耗电流 1500mA 左右。 U46 和 U48 的型号为 MAX1951，为得到 U46 输出为 D3.3V，则需满足 R216/R218=3.125，因此（R216/R218+1）*0.8=3.3，为得到 U48 输出为 D1.2V， 则需满足 R220/R2230.5，因此（R220/R223+1）*0.8=1.2（注意，为了能让 DSP 工作在 300MHz 的最高主频上，D1.2 网络标号输出应设计为 1.4V） ，因此需改动 R220/R2230.75，可选 R223 为 2K 欧。 二、二、DSP（TMS320C6713）部分）部分 TMS320C6713 的存储空间分配如表 2-1： 上海宇志通信技术有限公司 6 存储空间描述 大小（字节）地址空间 片内 L2 RAM 192K 0x0000 00000x0002 FFFF 片内 L2 RAM/Cache 64K 0x0003 00000x0003 FFFF 保留 24M - 256K 0x0004 00000x017F FFFF 外部存储器接口（EMIF）寄存器256K 0x0180 00000x0183 FFFF L2 寄存器 128K 0x0184 00000x0185 FFFF 保留 128K 0x0186 00000x0187 FFFF HPI 寄存器 256K 0x0188 00000x018B FFFF McBSP0 寄存器 256K 0x018C 00000x018F FFFF McBSP1 寄存器 256K 0x0190 00000x0193 FFFF Timer0 寄存器 256K 0x0194 00000x0197 FFFF Timer1 寄存器 256K 0x0198 00000x019B FFFF 中断向量寄存器 512 0x019C 00000x019C 01FF 配置寄存器 4 0x019C 02000x019C 0203 保留 256K - 516 0x019C 02040x019F FFFF EDMA RAM 和 EDMA 寄存器 256K 0x01A0 00000x01A3 FFFF 保留 768K 0x01A4 00000x01AF FFFF GPIO 寄存器 16K 0x01B0 00000x01B0 3FFF 保留 240K 0x01B0 40000x01B3 FFFF IIC0 寄存器 16K 0x01B4 00000x01B4 3FFF IIC1 寄存器 16K 0x01B4 40000x01B4 7FFF 保留 16K 0x01B4 80000x01B4 BFFF McASP0 寄存器 16K 0x01B4 C0000x01B4 FFFF McASP1 寄存器 16K 0x01B5 00000x01B5 3FFF 保留 160K 0x01B5 40000x01B7 BFFF PLL 寄存器 8K 0x01B7 C0000x01B7 DFFF 保留 264K 0x01B7 E0000x01BB FFFF Emulation 寄存器 256K 0x01BC 00000x01BF FFFF 保留 4M 0x01C0 00000x01FF FFFF 上海宇志通信技术有限公司 7 QDMA 寄存器 52 0x0200 00000x0200 0033 保留 16M - 52 0x0200 00340x02FF FFFF 保留 720M 0x0300 00000x2FFF FFFF McBSP0 数据端口 64M 0x3000 00000x33FF FFFF McBSP1 数据端口 64M 0x3400 00000x37FF FFFF 保留 64M 0x3800 00000x3BFF FFFF McASP0 数据端口 1M 0x3C00 0000 0x3C0F FFFF McASP1 数据端口 1M 0x3C10 0000 0x3C1F FFFF 保留 1G + 62M 0x3C20 0000 0x7FFF FFFF EMIF CE0 256M 0x8000 0000 0x8FFF FFFF EMIF CE1 256M 0x9000 0000 0x9FFF FFFF EMIF CE2 256M 0xA000 0000 0xAFFF FFFF EMIF CE3 256M 0xB000 0000 0xBFFF FFFF 保留 1G 0xC000 0000 0xFFFF FFFF 表 2-1 DSP 正常工作的连接除了 IO 电压 3.3V 和核电压 1.2V 供电之外，还需设计 如下几个方面的电路： 工作模式 复位控制 锁相环供电电路 时钟 JTAG 调试接口配置 工作模式：工作模式： 工作模式通过 R156R163 进行配置（如图 2.1） ，配置内容参考 TMS320C6713 的数据手册，查看相应引脚的功能配置。 上海宇志通信技术有限公司 8 图 2.1 在这里要注意的是，NC 表示的含义是 NO CONNECT，即电路板默认状态是不 焊接此元件的，另外 BootSEL 网络标号通过拨码开关的设置用于选择仿真器调 试模式还是 FLASH 加载模式，实际使用中要特别引起注意。 TMS320C6713 提供了 2 种引导方式：主机加载和外接 FLASH(ROM Boot) 加载。 当选择主机加载（host boot）模式时，核心 CPU 停留在复位状态，芯片其 余部分保持正常状态。引导过程中，外部主机通过主机接口（HPI）初始化 CPU 的存储空间。完成所有的初始化工作后，主机向接口（HPI）控制寄存器 DSPINT 位（位于 HPIC 寄存器）写 1，结束引导过程