集成电路CAD实验报告

1、集成电路集成电路 CAD 实验报告实验报告姓名：席悦姓名：席悦 学号：学号：2120503018 班级：微电子班级：微电子 31 班班一、 实验目的：通过设计一个简单的缓冲器的原理图到最终的版图，对 Cadence 的 Composer，Analog Design Environment，Virtuoso，Assura 等各大功能模块逐一了解， 使学生掌握模拟集成电路设计的总体流程，为日后的学习、工作打下坚实的基础。二、 实验项目：1.缓冲器的设计： 在配置好 Cadence 之后，进入 Cadence 的 CIW 界面。 为设计一个完整的缓冲器，首先需要设计一个反相器。利用 Cadence 的电路编辑工具 Composer-Schematic 绘制如下图所示的 inverter 电路：之后利用此 inverter Schematic 构建如下图所示的 inverter Symbol：我们知道，一个 Buffer 是由两个 Inverter 组成，利用前边构建 Inverter Schematic 的方 法，画出缓冲器 Buffer 的电路原理图：其中的反相器直接调用之前做好的 Inv

2、erter 的 Symbol。同样的，利用此缓冲器的原理 图生成相应的缓冲器 Symbol 图：之后构建仿真电路，对所设计的 Buffer 电路进行电路仿真（ADE） 。仿真电路图如下：在仿真过程中，我们分别采用 tt，ss，ff 工艺角进行仿真，得到了如下的波形图和仿 真数据： tt 工艺角：其相应数据参数为：Marker, /I5/V1, /OUT, /IN M0: Y, 900mV, 900mV, 900mV x0, 111.36ps, 778.31ps, 50ps x1, 5.1063ns ,5.9952ns, 5.05ns ss 工艺角：其相应数据参数为：Marker, /I5/V1, /OUT, /INM0: Y, 900mV, 900mV, 900mV x0, 121.55ps, 927.99ps, 50ps x1, 5.1155ns, 6.1676ns, 5.05ns ff 工艺角：其相应数据参数为：Marker, /I5/V1, /OUT, /IN M0: Y, 900mV, 900mV, 900mV x0, 103.43ps, 653.72ps, 50ps x1,

3、5.0984ns, 5.8613ns, 5.05ns 分析总结： 通过对不同工艺角的仿真，可以清晰的看到 ss 的上升延迟和下降延迟时间最 长，而 ff 的上升延迟和下降延迟最短，而 tt 工艺角是上升延迟和下降延迟的典 型值。仿真结束之后，利用 Cadence 的 Virtuoso 工具，进行 Buffer 缓冲器的 Layout 版图绘 制。其中，Buffer 的第一级 inverter 反相器采用常规的栅结构，而第二级 inverter 反相 器采用栅插指结构，分别绘制两个 inverter 反相器的版图，然后将其进行连接构成所需要 的 Buffer 反相器。最终的版图如下：版图绘制完成之后，需要对其进行一系列的检查，以确保其符合版图设计规则并与所 设计的电路原理图所相对应。即进行 DRC 设计规则检查和 LVS 版图和原理图一致性检验。 经过一系列调试修改之后，所得版图与电路原理图通过 LVS 和 DRC 检验。 之后对版图的寄生参数进行提取，即进行 Assura RCX，得到如下图的 RCX 结果：最后，利用 Cadence 的层次化工具 Hierarchy 来管理所做的设计

4、，并对比寄生参数提 取前后的结果。 不带寄生参数的原理图仿真：其相应数据参数为：Marker, /I5/V1, /OUT, /IN M0: Y, 900mV, 900mV, 900mV x0, 111.36ps, 778.31ps, 50ps x1, 5.1063ns, 5.9952ns, 5.05ns 带寄生参数的原理图仿真：其相应数据参数为：Marker, /I5/V1, /OUT, /IN M0: Y, 900mV, 900mV, 900mV x0, 118.05ps, 804.35ps, 50ps x1, 5.1114ns, 5.9946ns, 5.05ns 总结分析： 通过计算，我们可以得到如下结果： 不带寄生参数仿真时，上升时间为 728.31ps，下降时间为 945.2ps。带寄生参 数仿真时，上升时间为 754.35ps，下降时间为 944.6ps。由此可见，寄生参数的存 在使得反相器的上升时间有所增加，而下降时间有所降低。2.二极管的 I-V 特性： 利用 Cadence 所含 analogLib 库中所含的元件，搭建二极管 I-V 特性测试电路图， 如下图所示：对该

5、电路进行 ADE 仿真，对 vin 进行 dc 分析，电压范围从 0-1.8V，得到如下图所示的 二极管 I-V 特性曲线：由图像可以看出，该二极管的阈值电压大约是 0.6V 左右。 3.BJT 和 MOS 晶体管的 I-V 特性： 同样利用 Cadence 所含 analogLib 库中所含的元件，搭建 BJT 管 I-V 特性测试电路图， 如下图所示：首先将 vce 固定在 1.5V，对 vbe 进行 dc 分析，电压范围从 0-1.8V，观察流过基级的 电流 Ib，可以得到如下图所示的仿真波形，即三极管的输入特性曲线：然后将 vbe 初值设置为 0V，对 vce 进行 dc 分析，电压范围为-0.3V-1.8V。并对 vbe 作 为参变量，电压范围为-0.3V-1.8V，以线性步长改变方式（Linear Steps） ，步长 0.3V，得到 不同 vbe 下的 Ic 随 vce 电压变化的仿真曲线，即三极管的输出特性曲线：同样利用 Cadence 所含 analogLib 库中所含的元件，搭建 BJT 管 I-V 特性测试 电路图，如下图所示：首先，将变量 vgs 和 vds 的

6、初始值均设为 0V，对 vds 进行 dc 分析，电压范围从 0- 1.8V，观测 MOS 管漏极电流变化情况。对 vgs 进行参变量分析，采用电压范围 0-1.8V，步 长 0.3V 进行仿真，得到 MOS 管的输出特性曲线，如图所示：之后将 vds 初值设置为 1.8V，vgs 初值为 0V，对 vgs 进行 dc 分析，得到 MOS 管 的输入特性曲线，如图所示：4.MOS 晶体管栅源电容测试：MOS 晶体管栅源电容测试： 利用 Cadence 所含 analogLib 库中所含的元件，搭建 MOS 管栅源电容测试电路图，如 下图所示：将 vgs 初始值设置为 0V，对该电路进行 dc 扫描（电压范围为 0-1.8V）和以 vgs 为参 变量，电压范围为 0-1.8V，步长为 0.1V 的参量扫描。利用 Cadence 中的 calculator 工具， 选取 NMOS 管的 cgs 裁量进行观察，得到了栅源电容随栅源电压变化曲线，如下图所示：MOS 晶体管体效应测试： 利用 Cadence 所含 analogLib 库中所含的元件，搭建 MOS 管体效应测试电路图，如下 图所示

7、：将变量 v1 的初始值设为 1.8V，v2 的初始值设为 0V，vgs 的初始值设为 0V，对 vgs 进 行 dc 分析，电压范围为 0-1.8V。以 v2 为参变量进行参变量扫描，电压范围为 0-1.8V，电 压步长为 0.1V，得到不同 Vgs 下的 MOS 管的输入特性曲线（体效应影响） ，如下图所示：由波形可以看出，当源衬电压越大时，阈值电压越大，也就是 MOS 管的开启电压越大， 这正是由于体效应的影响。MOS 晶体管电容测试： 利用 Cadence 所含 analogLib 库中所含的元件，搭建 MOS 管电容测试电路图，如下图 所示：将变量 vgs、v1、v2 的初始值均设为 0V，通过 dc 分析保存静态工作点，对 vgs 进行参 量扫描，电压范围从-3V 到 3V，步长 0.2V，利用 Cadence 的 calculator 工具，选中 Cgs+Cgd+Cgb 电容，从而获得 MOS 管电容随栅压变化曲线，如图所示：由曲线可以看出，电容值的大小在 Vgs 电压为 0.2V 左右时有个极小值，若想利用 MOS 管作为电容使用，则只有在 Vgs 大于 0.8V 时才

8、会有较大的电容值，即可得出 NMOS 晶体管 作为电容时 Vgs 电压不能够过小的结论。5.MOS 晶体管共源级放大器： 电阻负载共源级放大器： 利用 Cadence 所含 analogLib 库中所含的元件，搭建电阻负载共源级放大器及其测试电 路图，如下图所示：首先将变量 v1 设为 0.8V，r1 设为 10k，然后对 v1 进行 dc 分析，电压范围从 0- 1.8V，观察输出电压随 v1 的变化关系，得到直流仿真结果，如下图所示：该图表明其为一个反相放大器，输入为低电平时输出高电平。 之后改变负载电阻大小，探究负载电阻变化对于共源级放大器的影响：对 r1 进行参量 扫描，电阻变化范围为 5k-50k，步长为 10k 得到如下图所示的参数化扫描结果：由图像可以看出，共源级放大器的增益随着输出电阻的增大而增大，而放大器的工作 区间也即允许的输入摆幅随着变小了，即在增益和摆幅之间存在一定的折中。 之后，重新设定 v1 的值为 0.55V，r1 的值为 50k，进行 ac 扫描，频率范围为 1k-200MHz，得到如下图所示的 AC 仿真结果：从图中可以看出，放大器低频增益为 10，当

9、频率超过 105时，增益开始下降。 最后将输入直流电压源换为正弦电压源，直流偏压 0.55V，振幅 100uV，频率 1kHz， 对电路进行 tran 扫描，得到如下图所示的 tran 仿真结果：二极管负载共源级放大器： 利用 Cadence 所含 analogLib 库中所含的元件，搭建二极管负载共源级放大器及其测试 电路图，如下图所示：首先，将变量 v1 的初始值设为 0.8V，再对 v1 进行 dc 扫描，电压范围为 0-1.8V，直流 仿真结果如图所示：可以看出，以二极管为负载的共源级放大器输入输出曲线开始时并不像电阻负载的共源级放大器一样平直。 之后将负载 pmos 管的管 W 设置为 w1，其余参数保持不变，将 w1 初始值设置为 1u，对 w1 进行参量扫描，w1 变化范围为 1u-15u，步长为 1u，得到如下图所示的参数化扫描结果：由曲线可以发现，w1 越大，负载 PMOS 管的上拉能力越强，放大器的工作区间越大， 但增益越小。 根据之前 dc 分析的结果，将 w1 固定在 1u，v1 取 0.6V，对电路进行 ac 分析，频率扫 描范围为 1l-200MHz，仿真结果如图所示：最后，将输入电压源 vdc 改为正弦波电压源，其参数为直流偏压 0.6V，振幅为 100uV，频率为 1kHz，对该电路进行 tran 分析，得到如下图所示的 tran 扫描结果：电流源负载共源级放大器： 利用 Cadence 所含 analogLib 库中所含的元件，搭建电流源负载共源级放大器及其测试 电路图，如下图所示：首先，将参变量 v1 的初始值设为 0.9V，v2 的初始值设为 0.9V，然后对 v1 进行 dc 分 析，电压范围为 0-1.8V，得到如下图所示的直流仿真结果：可以看出，与前两种放大器相比，电流源负载的共源级放大器具有增益较高，摆幅较 大的特点。 观察 dc 分析图，发

《集成电路CAD实验报告》由会员n****分享，可在线阅读，更多相关《集成电路CAD实验报告》请在金锄头文库上搜索。